晶格的解决方案

您需要快速且轻松地完成设计所需的一切

解决方案类型
设备支持bob电子竞技俱乐部
标签
供应商
  • RISC-V MC CPU IP核

    IP核心

    RISC-V MC CPU IP核

    Propel IP模块:带有可选定时器和PIC子模块的32位RISC-V处理器核心,通过AHB-Lite总线连接到其他Propel IP模块等。
    RISC-V MC CPU IP核
  • Certus-NX Versa评估委员会

    董事会

    Certus-NX Versa评估委员会

    包含具有CERTUS-NX FPGA的丰富高性能接口,包括PCIe,DDR3,以太网PHY,摄像机,PMOD等。
    Certus-NX Versa评估委员会
  • CNN Plus加速器IP

    IP核心

    CNN Plus加速器IP

    用CNNS实现超低功耗AI解决方案。配置多达16位宽。适用于格子神经网络编译器软件工具。
    CNN Plus加速器IP
  • CSI-2 / DSI D-PHY接收器

    IP核心

    CSI-2 / DSI D-PHY接收器

    模块化的MIPI/D-PHY IP -PHY,用于接收MIPI CSI-2/DSI数据进行进一步处理。bob电子竞技俱乐部支持多达4个MIPI通道,10Gb/s
    CSI-2 / DSI D-PHY接收器
  • CSI-2 / DSI D-PHY发射机

    IP核心

  • FPD-LINK接收机

    IP核心

    FPD-LINK接收机

    模块化MIPI/D-PHY IP -将FPD-LINK视频流转换为像素时钟域
    FPD-LINK接收机
  • FPD-LINK发射机

    IP核心

    FPD-LINK发射机

    模块化MIPI / D-PHY IP - 将像素数据流转换为FPD-Link视频流
    FPD-LINK发射机
  • subblvds图像传感器接收器

    IP核心

    subblvds图像传感器接收器

    模块化MIPI/D-PHY IP -转换subblvds图像传感器视频流像素时钟域
    subblvds图像传感器接收器
  • I3C主IP核

    IP核心

    I3C主IP核

    遵循MIPI I3C规范的总线控制器。高达12.5 MHz推拉,旧版I2C支持,多主力功能,带内中断,热连接等bob电子竞技俱乐部
    I3C主IP核
  • I3C从IP核

    IP核心

    I3C从IP核

    接口MIPI I3C规范。高达12.5 MHz推拉,旧版I2C支持,多主力功能,带内中断,热连接等bob电子竞技俱乐部
    I3C从IP核
  • 三速以太网MAC核心IP

    IP核心

    三速以太网MAC核心IP

    在主机处理器和以太网网络之间传输和接收数据。IEEE 802.3兼容。bob电子竞技俱乐部支持10/100/1000操作。
    三速以太网MAC核心IP
  • AHB-Lite互连模块

    IP核心

    AHB-Lite互连模块

    Propel IP模块:AHB-Lite Systems的完全参数化互连 - 8到1024位的总线宽度,地址宽度高达32位,32个大师和32个奴隶。
    AHB-Lite互连模块
  • AHB-Lite到APB桥模块

    IP核心

    AHB-Lite到APB桥模块

    Propel IP模块:将高速AHB-Lite桥接到低功耗APB。数据总线宽度最多32位。地址宽度最多32位。
    AHB-Lite到APB桥模块
  • APB互连模块

    IP核心

    APB互连模块

    Propel IP模块:完全参数化,可连接最多32个APB总线主控器和32个站。数据总线宽度可达32位。地址宽度最多32位。
    APB互连模块
  • 系统内存模块

    IP核心

    系统内存模块

    Propel IP Module:配置嵌入式块ram或分布式内存接口,并连接AHB-Lite总线。
    系统内存模块
  • UART IP核心

    IP核心

    UART IP核心

    Propel IP模块:类似于支持RS-232的串行通信NS16450 UART。bob电子竞技俱乐部
    UART IP核心
  • GPIO IP核心

    IP核心

    GPIO IP核心

    通过晶格内存映射接口(LMMI)或高级外围总线接口(APB)来检测和控制GPIO。
    GPIO IP核心
  • SPI主IP核

    IP核心

    SPI主IP核

    与外部SPI从设备通信。可配置的数据宽度,FIFO Tx/Rx深度,极性,时钟模式和存储器接口。
    SPI主IP核
  • 第1页,共2页
    第一个 以前的
    1 2
    下一个 去年
    与大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站,您同意使用cookie,如我们所述饼干的政策