晶格的解决方案

您需要快速且轻松地完成设计所需的一切

解决方案类型
设备支持bob电子竞技俱乐部
标签
供应商
  • FFT编译器

    IP核心

    FFT编译器

    可以配置为执行前进FFT,逆FFT(IFFT)或端口可选前进/逆FFT。高性能流和低资源突发模式。
    FFT编译器
  • 冷杉过滤器发电机

    IP核心

    冷杉过滤器发电机

    高度可配置的多通道FIR滤波器。bob电子竞技俱乐部支持高达256个频道,每个通道都有2048个点击。输入和系数宽度为4到32位。
    冷杉过滤器发电机
  • 丁

    IP核心

    一个简单而有效的算法计算双曲和三角函数,并将极坐标转换为笛卡尔坐标,反之亦然
    丁
  • 二维标量

    IP核心

    二维标量

    高度可配置的设计,可转换一个尺寸的输入视频帧以输出不同尺寸的视频帧
    二维标量
  • 数控振荡器

    IP核心

    数控振荡器

    也称为直接数字合成器(DDS)。bob电子竞技俱乐部支持多个通道和正交幅度调制(QAM)模式,以及其他常用配置
    数控振荡器
  • 2 d数字滤波器

    IP核心

    2 d数字滤波器

    执行具有在内部存储器中的系数矩阵的传入视频帧的窗口部分的实时2D卷积
    2 d数字滤波器
  • 中值滤波器

    IP核心

    中值滤波器

    信号处理中噪声消除方法。bob电子竞技俱乐部支持许多视频帧大小。
    中值滤波器
  • 8位相关器

    IP核心

    8位相关器

    将传入的数据流与称为码/系数序列的存储二进制模式相关联。配置8位宽,256个通道,2048个水龙头和更多。
    8位相关器
  • 交织者/去交织者

    IP核心

    交织者/去交织者

    bob电子竞技俱乐部支持矩形块类型和卷积架构。矩形交错将输入数据按行排列在一个矩阵中
    交织者/去交织者
  • JESD204B IP Core.

    IP核心

    JESD204B IP Core.

    bob电子竞技俱乐部支持RX和/或TX核心中的ADC / DAC至FPGA。RX和TX核心每个都可以单独生成并具有不同的参数。
    JESD204B IP Core.
  • JESD207 IP

    IP核心

    JESD207 IP

    实现基带(BB)侧数据和控制平面路径,以连接到具有集成ADC和DAC的无线电前端(RF)收发器设备。
    JESD207 IP
  • 分布式算法FIR滤波器发生器

    IP核心

    分布式算法FIR滤波器发生器

    实现一个高度可配置的,多通道DA-FIR滤波器,使用分布式算法
    分布式算法FIR滤波器发生器
  • 分频器

    IP核心

    分频器

    一个时钟除法器,每一个时钟完成一个整数除法。它支持bob电子竞技俱乐部有符号或无符号输入,并提供可配置的输出延迟。
    分频器
  • 块卷积编码器

    IP核心

    块卷积编码器

    用于连续或突发输入数据流的卷积编码的可参数化核心
    块卷积编码器
  • 阻止Viterbi解码器

    IP核心

    阻止Viterbi解码器

    可参数化解码卷积编码序列的不同组合。
    阻止Viterbi解码器
  • 级联积分器梳状滤波器

    IP核心

    级联积分器梳状滤波器

    可广泛参数化CIC滤波器,支持多通道运行时可编程速率和差分延迟参数(又名Hogbob电子竞技俱乐部enauer滤波器)。
    级联积分器梳状滤波器
  • LMS(最小均方)自适应滤波器

    参考设计

    LMS(最小均方)自适应滤波器

    由两个主要的功能模块组成——FIR滤波器和LMS算法。
    DSP
    LMS(最小均方)自适应滤波器
  • JESD204A IP核心

    IP核心

    JESD204A IP核心

    bob电子竞技俱乐部支持RX和/或TX核心中的ADC / DAC至FPGA。RX和TX核心每个都可以单独生成并具有不同的参数。
    JESD204A IP核心
  • TI TSW1405和TSW1406 HDL参考设计

    参考设计

    TI TSW1405和TSW1406 HDL参考设计

    接口LatticeEcp3 FPGA至TI TSW1405和TSW1406 ADC。
    TI TSW1405和TSW1406 HDL参考设计
  • JESD204 ADC

    参考设计

    JESD204 ADC

    为设计人员提供了低成本,低功耗和基于FPGA的串行数据采集和处理的理想平台。
    JESD204 ADC
  • 第1页,共2页
    第一个 以前的
    1 2
    下一个 去年
    与大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站,您同意使用cookie,如我们所述饼干的政策