格子解决方案

您需要快速且轻松地完成设计所需的一切

解决方案类型
设备支持bob电子竞技俱乐部
标签
提供者
  • 三速以太网MAC核心IP

    IP核心

    三速以太网MAC核心IP

    在主处理器和以太网网络之间传输和接收数据。IEEE 802.3符合要求。bob电子竞技俱乐部支持10/100/1000操作。
    三速以太网MAC核心IP
  • DDR3 PHY

    IP核心

    DDR3 PHY

    将DDR3内存控制器(MC)连接到DDR3存储器设备(JESD79-3)。包含依赖于FPGA DDR IO基元所需的所有逻辑
    DDR3 PHY
  • DDR3 SDRAM控制器

    IP核心

    DDR3 SDRAM控制器

    通用完整内存控制器与行业标准DDR3内存(JESD79-3标准)接口,并提供通用命令界面
    DDR3 SDRAM控制器
  • LPDDR3 SDRAM控制器

    IP核心

    LPDDR3 SDRAM控制器

    一种通用内存控制器,可与符合JESD-209.3规范的行业标准LPDDR3存储器设备和模块接口
    LPDDR3 SDRAM控制器
  • PCI Express Endpoint Core

    IP核心

    PCI Express Endpoint Core

    提供从Electrical Serdes接口到事务层的PCI Express X1,X2或X4端点解决方案
    PCI Express Endpoint Core
  • PCI Express X1,X4根复合Lite IP核心

    IP核心

    PCI Express X1,X4根复合Lite IP核心

    从PCIe协议栈中的电气SERDES接口,物理层,数据链路层和最小交易层提供X1根复合解决方案
    PCI Express X1,X4根复合Lite IP核心
  • SGMII和GB以太网PCS

    IP核心

  • 10GB +以太网MAC

    IP核心

    10GB +以太网MAC

    在主机处理器和以太网之间传输和接收数据,符合IEEE 802.3-2005标准
    10GB +以太网MAC
  • 分散收集DMA控制器

    IP核心

    分散收集DMA控制器

    实现一种可配置的多通道,符合符合符合符合的DMA控制器,具有分散集合能力
    分散收集DMA控制器
  • LPDDR2 SDRAM控制器Lite IP核心

    IP核心

    LPDDR2 SDRAM控制器Lite IP核心

    通用内存控制器,与行业标准LPDDR2内存设备和符合JESD209-2B规范的模块接口
    LPDDR2 SDRAM控制器Lite IP核心
  • XAUI 10GB以太网附件接口

    IP核心

    XAUI 10GB以太网附件接口

    一个完整的可配置的XAUI-to-xgmii解决方案。实现10GB以太网(XGXS - IEEE 802.3ae-2002)和基于捷者的PC。
    XAUI 10GB以太网附件接口
  • 常见的公共无线电接口 -  IP核心

    IP核心

    常见的公共无线电接口 - IP核心

    实现CPRI规范(基本函数)和链路延迟精度(低延迟角色)的物理层。
    常见的公共无线电接口 -  IP核心
  • JESD204B IP Core.

    IP核心

    JESD204B IP Core.

    bob电子竞技俱乐部支持RX和/或TX核心中的ADC / DAC至FPGA。RX和TX核心每个都可以单独生成并具有不同的参数。
    JESD204B IP Core.
  • 第1页,共1页
    第一 以前
    1
    下一个 持续
    与大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站,您同意使用cookie,如我们所述Cookie政策