ispLEVER经典软件

设计莱迪思的CPLD环境和成熟的可编程产品。

ispLEVER软件Classic是针对莱迪思的CPLD设计环境和成熟的可编程产品。它可用于在设计过程中完全取格子装置的设计,从概念到设备JEDEC或档案编程文件输出。

跳转到

概观

当前的版本是经典的ispLEVER 2.0发布于2015年6月16日。

的ispLEVER Classic软件支持在Windowsbob电子竞技俱乐部 7,Windows Vista或Windows XP或操作系统。

要与其他莱迪思FPGA系列设计,下载晶格的钻石要么iCEcube2软件您可以同时安装和运行Lattice Diamond、iCEcube2和ispLEVER Classic。

下载和安装的ispLEVER经典

按照下面的三个步骤下载、安装和许可ispLEVER Classic。

步骤1 -下载

的ispLEVER经典由模块的下面所列;所述的ispLEVER经典基本模块安装(其包括合成的Synplify模块和Aldec Active-HDL莱迪思版的模拟)和经典的ispLEVER FPGA模块的安装。

使用此页面上的下载选项卡下载软件的安装程序。

模块 设备支持/特性bob电子竞技俱乐部 订购许可
ispLEVER经典2.0基础模块:
这包括的ispLEVER项目导航器,以及所有的工具和设备库,您需要实现一个设计用于任何在右侧列出的可编程家庭。它还包括从Synopsys®的的Synplify™Pro综合工具(I-2014.03LC)的HDL合成以及Aldec公司的Active-HDL莱迪思版II模拟器版本9.3的版本格。
CPLD:
的ispMACH 4000ZE / Z / V / B / C
ispMACH 5000 vg
的ispMACH 5000B
的ispMACH 4A3 / 5
MACH4 / 5
ispXPLD 5000MX
ispLSI 8000
系统可编程逻辑器件5000VE
ispLSI 2000已经
系统可编程逻辑器件1000

复选标记
复选标记
复选标记
复选标记
复选标记
复选标记
复选标记
复选标记
复选标记
复选标记
SPLD:
GAL和ispGAL

GDX:
ispGDXVA
ispGDX2
FPGA
ispXPGA

复选标记


复选标记
复选标记
复选标记
复选标记
的ispLEVER经典2.0 FPGA模块:
这个可选模块增加了对ORCA FPGA和FPSC设备bob电子竞技俱乐部的支持。
注意,基本模块之前必须FPGA模块安装。
FPGA:
ORCA FPGA
虎鲸我国

复选标记
复选标记

步骤2 -安装每个ispLEVER经典模块

与经典的ispLEVER软件基本模块开始,解压下载的文件,然后双击解压缩的文件,并开始安装过程。您也可以下载此页上从文件选项卡的安装指南和阅读更详细的说明和选项。

对于Windows 10- 下载和安装服务包启用Windows 10的支持。bob电子竞技俱乐部请按照安装下载中的readme.txt文件安装说明。

许可

第3步 - 购买/续约的ispLEVER经典许可证

ispLEVER的经典许可证允许用户为CPLD和传统设备的设计和优化的解决方案。

如欲购买ispLEVER经典授权,请前往网上商城或接触的当地的销售代表或经销商

如果您已经购买了软件许可,并获得了软件序列号,请访问我们的订阅许可形式

版本历史

经典的ispLEVER 2.0

莱迪思综合引擎(LSE)

  • bob电子竞技俱乐部增加了对Mach4000 CPLD系列的支持。LSE将被选择为合成工具,默认情况下,针对这些家庭的新项目。现有项目将继续使用该项目以前使用的综合工具。对于Mach4000 CPLD,用户可以在LSE和Synopsys Synplify Pro之间切换。

Aldec公司的Active-HDL仿真 - 更新版本10.1

软件下载&文档

快速参考
技术资源
信息资源
下载
标题 版本 日期 格式 尺寸
生成原理图符号用于OrCAD捕获
AN8075 9/1/2006 PDF 554.9 KB
功耗估计在ispXPGA设备(电子表格文件)
这个.zip包含在TN1043中引用的电子表格
TN1043 2004年5月1日 压缩 31.8 KB
功耗估计在ispXPGA设备
请注意,电子表格内置公式也可与TN1043使用,并提供下载此页面上。
TN1043 1/1/2004 PDF 447.1 KB
标题 版本 日期 格式 尺寸
ispLEVER软件经典2.0安装指南
2.0 7/12/2020 PDF 546.4 KB
标题 版本 日期 格式 尺寸
ABEL设计手册
(的ispLEVER 4.x中,5.x的,6.x中,经典)
3/1/2003 PDF 606.2 KB
ABEL-HDL参考手册
(的ispLEVER 4.x中,5.x的,6.x中,经典)
3/1/2003 PDF 1.4 MB
LSE为ispLEVER经典2.0用户指南
1.0 2015年6月16日 PDF 245.7 KB
ispLSI宏库参考手册
包含ispLEVER软件提供原理图宏功能和引脚说明。(的ispLEVER 4.x中,5.x的,6.x中,经典)
2000年8月1日 PDF 3.3 MB
FPGA物理设计规则检查(DRC)案头参考
包含设计规则检查警告和运行的ispLEVER的项目导航FPGA设计时可能会遇到的错误消息的说明。(的ispLEVER 4.x中,5.x的,6.x中,7.x中,8.x中)
8.0 11/10/2009 PDF 102.9 KB
通用宏库参考指南
包含在ispLEVER经典中可用的原理图“通用”宏的功能和pin描述。宏与ispMACH 4000系列cpld兼容。
2018年3月5日 PDF 461.7 KB
FPGA设计指南
包括关于如何使用ispLEVER软件工具设计用于莱迪思FPGA的全面说明。(的ispLEVER 8.0)
8.0 11/10/2009 PDF 2.5 MB
设计模拟针对莱迪思FPGA器件
本文介绍了如何使用Synopsys®VCS®,Cadence的NCVerilog®,Cadence的NC-VHDL®,和Aldec里维埃拉Pro®的和Active-HDL®软件,面向的是莱迪思FPGA的模拟设计。bob投注软件(的ispLEVER 6.x中,7.x的)
2007年6月15日 PDF 111.5 KB
原理图输入参考手册
(经典ispLEVER软件)
2004年11月24日 PDF 698 KB
标题 版本 日期 格式 尺寸
PCN10A-11冻结的ispLEVER的意向通知版本8.2后
转变
PCN10A-11 1.0 2011年7月25日 PDF 52.7 KB
标题 版本 日期 格式 尺寸
莱迪思的OrCAD Capture原理图库(OLB)
此文件包含的OrCAD Capture原理图库(OLB文件类型)所有莱迪思产品。此.zip文件还包括与的OLB的内容一览表.xls的工作表。这些符号可以用来与OrCAD原理图的设计帮助。
6.9 2020年8月13日 压缩 3.2 MB
标题 版本 日期 格式 尺寸
HDL合成与设计的LeonardoSpectrum:CPLD流量
如何使用的LeonardoSpectrum来合成的Verilog设计莱迪思CPLD器件。教程主题/工具:逻辑合成的ispLEVER,的LeonardoSpectrum。(的ispLEVER 4.x中,5.x的,6.x的)
2005年5月1日 PDF 313 KB
HDL合成设计的Synplify:CPLD流量
如何利用Synplify合成一个点阵CPLD器件的VHDL设计。教程主题/工具:Logic Synthesis, ispLEVER, Synplify (ispLEVER 6.x)
2005年5月1日 PDF 446.1 KB
HDL合成与设计的LeonardoSpectrum:ispXPGA流量
如何使用的LeonardoSpectrum来合成的Verilog设计莱迪思ispXPGA设备。教程主题/工具:逻辑合成的ispLEVER,的LeonardoSpectrum。(的ispLEVER 4.x中,5.x的,6.x的)
2005年5月1日 PDF 363.7 KB
HDL综合设计与精密RTL:CPLD流量
本教程介绍了如何使用Mentor Graphics的Precision RTL综合从内到ispLEVER软件合成Verilog设计和生成莱迪思CPLD器件的EDIF文件。教程主题/工具:逻辑综合,ispLEVER软件,精密RTL
2006年5月1日 PDF 263.8 KB
HDL合成设计的Synplify:ispXPGA流量
如何使用的Synplify合成一个VHDL设计莱迪思ispXPGA设备。教程主题/工具:逻辑合成的ispLEVER,Synplify的。
2005年5月1日 PDF 509.1 KB
合成数据流教程
本教程介绍了如何使用Synplicity公司Synplify®临格与的ispLEVER®合成一个Verilog HDL语言设计,并产生了莱迪思FPGA器件的EDIF文件。教程主题/工具:FPGA逻辑综合,的ispLEVER,Synplify的。
12/15/2008 PDF 314.3 KB
使用ispXPGA布局规划
如何使用楼层计划来定位元件,化妆销和块分配,并检查在靶向一ispXPGA装置的设计定时延迟。教程主题/工具:设计规划的ispLEVER,布局规划。(的ispLEVER 4.x中,5.x的,6.x中,经典)
2005年5月1日 PDF 515.7 KB
原理图和ABEL-HDL设计
如何针对CPLD器件设计、模拟、实现和验证一个计数器电路。设计采用了一个顶层原理图和两个底层的ABEL-HDL模块。教程主题/工具:CPLD原理图和HDL设计入口,CPLD配件,ispLEVER
2006年5月1日 PDF 2 MB
LSE的ispLEVER软件经典2.0教程
1.0 2015年6月16日 PDF 372.7 KB
标题 版本 日期 格式 尺寸
对于经典的ispLEVER软件的设备的Active-HDL仿真库
如果你想使用的ispLEVER经典与Active-HDL莱迪思版使用这些库。
10/19/2011 压缩 81.6 MB
的ispLEVER经典2.0基本模块
2.0 2015年6月16日 压缩 922.3 MB
的ispLEVER经典2.0 FPGA模块
2.0 2015年6月16日 压缩 351 MB
PALtoGAL V3 12
转换PAL JEDEC文件到GAL JEDEC格式。
5/24/2001 压缩 35.4 KB
ispLEVER经典2.0服务包的Windows 10
1.0 9/8/2018 压缩 18.3 MB

*通过点击“更改时通知我”按钮,您同意就改变你选择的文件(S)收到通知。

与大多数网站一样,我们使用cookie和类似的技术来增强用户体验。我们也允许第三方把饼干在我们的网站。继续使用这个网站,你同意使用Cookie和描述我们Cookie政策