isplever经典软件

晶格CPLD和成熟可编程产品的设计环境。

相关产品

isplever Classic是晶格CPLDS和成熟可编程产品的设计环境。它可用于通过设计过程完全采取格子设备设计，从概念到设备JEDEC或比特流编程文件输出。

    跳到

    概述

    当前版本是isplever经典2.1，于2020年12月30日发布。

    Windows 7，Windows Vista或Windobob电子竞技俱乐部ws XP或操作系统支持ISPLEVER经典软件。

    与其他格子FPGA系列设计，下载格子钻石或者iceCube2.软件。您可以同时安装和运行格子钻石，iceCube2和isplever经典。

    下载和安装ASPLEVER CLASSIC

    按照以下三个步骤下载，安装和许可证是isplever Classic。

    第1步 - 下载

    isplever经典包括如下所列的模块;isplever经典基本模块安装（包括Synplify Synthesis Module和Mentor Modelsim格子版）和用于模拟的MentOver Classic FPGA模块安装。

    使用此页面上的“下载”选项卡下载软件安装程序。

    模块 设备支持/功能bob电子竞技俱乐部 订阅许可证
    isplever Classic 2.1基础模块：
    这包括ISPLEVER Project Navigator，以及为右侧列出的任何可编程系列来实现设计的所有工具和设备库。它还包括来自Synopsys®的Synplify™Pro Synthesis Tool（I-2014.03LC）的晶格版本，用于HDL合成的Synopsys®以及Mentor Modelsim格子版。    		 CPLD：
    ISPMACH 4000ze / z / v / b / c
    ISPMACH 5000VG
    ISPMACH 5000B.
    ISPMACH 4A3 / 5
    Mach4 / 5.
    ISPXPLD 5000MX.
    isplsi 8000.
    isplsi 5000ve.
    isplsi 2000ve.
    isplsi 1000
    复选标记
    复选标记
    复选标记
    复选标记
    复选标记
    复选标记
    复选标记
    复选标记
    复选标记
    复选标记
    SPLD：
    GAL和ISPGAL.

    gdx：
    ispgdxva.
    ispgdx2.
    FPGA.
    ispxpga.
    复选标记


    复选标记
    复选标记
    复选标记
    复选标记
    isplever Classic 2.1 FPGA模块：
    此可选模块为ORCA FPGA和FPSC设备增加了支bob电子竞技俱乐部持。
    请注意，必须在FPGA模块之前安装基本模块。    		 FPGA：
    ORCA FPGA.
    ORCA FPSC
    复选标记
    复选标记

    步骤2 - 安装每个ISPLEVER CLASSIC模块

    从isplever Classic基础模块开始，解压缩下载的文件，然后双击提取的文件并开始安装过程。您还可以从此页面上的“文档”选项卡下载“安装指南”，然后阅读其更详细的说明和选项。

    适用于Windows 10.- 下载并安装服务包启用Windows 10支持。bob电子竞技俱乐部请按照安装下载中的Readme.txt文件中的安装说明进行操作。

    许可

    第3步 - 购买/更新isplever经典许可证

    isplever经典许可使用户能够为CPLD和遗留设备设计和优化解决方案。

    要购买isplever经典许可证，请转到网上商城或联系A.本地销售代表或经销商。

    如果您购买了软件许可证并收到了软件序列号，请访问我们的订阅许可形式。

    版本历史记录

    isplever经典2.1

    • 用Mentor®SexchIDIM®LatticeFPGA版取代了Aldec™Active-HDL™。仍然支持active-hdl格子版但不包括在内。bob电子竞技俱乐部

    isplever经典2.0

    格子综合发动机（LSE）

    • bob电子竞技俱乐部支持Mach4000 CPLD系列的支持。默认情况下，将为综合工具选择LSE用于针对这些家庭的新项目。现有项目将继续使用此项目以前使用的综合工具。对于Mach4000 CPLD，用户可以在LSE和Synopsys Synplify Pro之间切换。

    Aldec Active-HDL仿真 - 更新版本到10.1

    软件下载和文档

    快速参考
    技术资源
    信息资源
    下载
    标题 数字 版本 日期 格式 尺寸
    生成orcad捕获的示意图符号
    		 AN8075. 9/1/2006 PDF. 554.9 KB.
    ISPXPGA设备中的功率估计（电子表格文件）
    此.zip包含TN1043中引用的电子表格    		 TN1043 5/1/2004 压缩 31.8 KB.
    ISPXPGA设备中的功率估计
    请注意，带内置公式的电子表格也可用于TN1043，可在此页面上下载。    		 TN1043 1/1/2004 PDF. 447.1 KB.
    标题 数字 版本 日期 格式 尺寸
    isplever Classic 2.1安装指南
    		 2.1 12/30/2020 PDF. 539.8 KB.
    标题 数字 版本 日期 格式 尺寸
    abel设计手册
    （isplever 4.x，5.x，6.x，classic）    		 3/1/2003 PDF. 606.2 KB.
    ABEL-HDL参考手册
    （isplever 4.x，5.x，6.x，classic）    		 3/1/2003 PDF. 1.4 MB.
    LSE for isplever经典用户指南
    		 1.0 2015年6月16日 PDF. 245.7 KB.
    ISPLSI宏库参考手册
    包含ISPLEVER中可用的原理图宏的功能和引脚说明。（isplever 4.x，5.x，6.x，classic）    		 8/1/2000 PDF. 3.3 MB.
    FPGA物理设计规则检查（DRC）台参考
    包含在ISPlever项目导航器中运行FPGA设计时可能遇到的设计规则检查警告和错误消息的说明。（isplever 4.x，5.x，6.x，7.x，8.x）    		 8.0 11/10/2009 PDF. 102.9 KB.
    晶格FPGA器件模拟设计
    本文档介绍了如何使用Synopsys®VCS®，Cadence®Ncverilog®，Cadence NC-VHDL®和AldecRivieraPro®和Active-HDL®软件来模拟目标晶格半导体FPGA的设计。bob投注软件（isplever 6.x，7.x）    		 6/15/2007 PDF. 111.5 KB.
    通用宏库参考指南
    包含ISPLEVER CLASSIC中可用的原理图“通用”宏的功能和引脚说明。宏与ISPMACH 4000系列CPLD兼容。    		 2018年3月5日 PDF. 461.7 KB.
    示意图参考手册
    （isplever经典）    		 11/24/2004 PDF. 698 KB.
    FPGA设计指南
    包括有关如何使用isplever工具设计格子FPGA的全面说明。（isplever 8.0）    		 8.0 11/10/2009 PDF. 2.5 MB.
    标题 数字 版本 日期 格式 尺寸
    PCN10A-11在版本8.2之后意图冻结isplever的通知
    转换    		 PCN10A-11. 1.0 2011年7月27日 PDF. 52.7 KB.
    标题 数字 版本 日期 格式 尺寸
    格子orcad捕获原理图文库（OLB）
    此文件包含所有晶格产品的Orcad捕获原理图库（OLB文件类型）。此.zip文件还包括一个.xls工作表，其中包含OLB的内容列表。这些符号可用于帮助orcad原理图设计。    		 7.1. 6/23/2021 压缩 4.4 MB.
    标题 数字 版本 日期 格式 尺寸
    HDL合成设计与leonardospectrum：CPLD流
    如何使用leonardospectrum来合成晶格CPLD设备的Verilog设计。教程主题/工具：逻辑综合，isplever，leonardospectrum。（isplever 4.x，5.x，6.x）    		 5/1/2005 PDF. 313 KB.
    HDL综合设计与同步：CPLD流
    如何使用synplify来合成晶格CPLD设备的VHDL设计。教程主题/工具：逻辑综合，isplever，synplify（isplever 6.x）    		 5/1/2005 PDF. 446.1 KB.
    HDL合成设计与leonardospectrum：ispxpga流程
    如何使用leonardospectrum来合成晶格ispxpga设备的Verilog设计。教程主题/工具：逻辑综合，isplever，leonardospectrum。（isplever 4.x，5.x，6.x）    		 5/1/2005 PDF. 363.7 KB.
    HDL合成设计具有精密RTL：CPLD流
    本教程向您展示了如何使用ISPlever内的Mentor Graphics Precision RTL综合来合成Verilog设计并为晶格CPLD设备生成EDIF文件。教程主题/工具：逻辑综合，isplever，精密rl    		 5/1/2006 PDF. 263.8 KB.
    HDL综合设计具有同步：ISPXPGA流程
    如何使用synplify来扫描晶格ispxpga设备的VHDL设计。教程主题/工具：逻辑综合，isplever，synplify。    		 5/1/2005 PDF. 509.1 KB.
    综合数据流教程
    本教程向您展示如何使用ISPLEVER®使用SynplicitySynplify®Pro，以合成Verilog HDL设计并为格子FPGA设备生成EDIF文件。教程主题/工具：FPGA逻辑综合，isplever，Synplify。    		 12/15/2008 PDF. 314.3 KB.
    使用ISPXPGA FloorPlanner
    如何使用PloorPlanner来定位元素，制作PIN和块分配，并检查针对ISPXPGA设备的设计中的定时延迟。教程主题/工具：设计规划，ISPLEVER，PLOWERPLANNER。（isplever 4.x，5.x，6.x，classic）    		 5/1/2005 PDF. 515.7 KB.
    原理图和ABEL-HDL设计
    如何设计，模拟，实现，并验证针对CPLD设备的计数器电路。该设计采用顶级原理图和两个下级ABEL-HDL模块。教程主题/工具：CPLD原理图和HDL设计条目，CPLD配件，isplever    		 5/1/2006 PDF. 2 MB.
    isplever Classic 2.0教程的LSE
    		 1.0 2015年6月16日 PDF. 372.7 KB.
    标题 数字 版本 日期 格式 尺寸
    isplever Classic 2.1适用于Windows 10的Service Pack
    		 1.0 12/30/2020 压缩 18.1 MB.
    isplever Classic 2.1 FPGA模块
    		 2.1 12/30/2020 压缩 350.8 MB.
    isplever Classic 2.1基础模块
    		 2.1 12/30/2020 压缩 786.8 MB.
    用于isplever经典设备的Active-HDL仿真库
    如果要使用带有Active-HDL晶格版的isplever Classic，请使用这些库。    		 2011年10月19日 压缩 81.6 MB.
    Paltogal V3 12.
    将PAL JEDEC文件翻译为GAL JEDEC格式。    		 5/24/2001 压缩 35.4 KB.

    *单击“通知”按钮“通知”按钮，您同意接收关于所选文档的更改的通知。

    与大多数网站一样，我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站，您同意使用cookie，如我们所述Cookie政策。

    关于我们

    销售量

    bob电子竞技俱乐部

    格子QR码