Isplever经典软件

晶格CPLD和成熟的可编程产品的设计环境。

相关产品

Isplever Classic是晶格CPLD和成熟可编程产品的设计环境。它可用于通过设计过程（从概念到设备JEDEC或BITSTREAM编程文件输出）完全采用晶格设备设计。

    跳到

    概述

    当前版本是Isplever Classic 2.1，于2020年12月30日发布。

    Isplever Classic软件在Windows 7，bob电子竞技俱乐部Windows Vista或Windows XP或操作系统上支持。

    要与其他晶格FPGA家庭一起设计，请下载格子钻石或者ICECUBE2软件。您可以同时安装和运行晶格钻石，iCecube2和Isplever Classic。

    下载和安装iSplever经典

    请按照下面的三个步骤下载，安装和许可ISPLEVER经典。

    步骤1-下载

    Isplever Classic由下面列出的模块组成；ISPLEVER经典基本模块安装（包括用于模拟的Synplify合成模块和Mentor ModelsIm晶格版）和Isplever Classic FPGA模块安装。

    使用此页面上的“下载”选项卡下载软件安装程序。

    模块 设备支持 /功bob电子竞技俱乐部能 订阅许可证
    Isplever Classic 2.1基本模块：
    这包括ISPLEVER项目导航器，以及您为右侧列出的任何可编程家庭实施设计所需的所有工具和设备库。它还包括来自HDL合成的Synopsys®的Synplify™Pro合成工具（I-2014.03LC）的晶格版本以及Mentor Modelsim lattice Edition。    		 CPLD：
    ISPMACH 4000ZE/z/v/b/c
    ISPMACH 5000VG
    ISPMACH 5000B
    ISPMACH 4A3/5
    MACH4/5
    ISPXPLD 5000MX
    ISPLSI 8000
    ISPLSI 5000ve
    ISPLSI 2000年代
    ISPLSI 1000
    复选标记
    复选标记
    复选标记
    复选标记
    复选标记
    复选标记
    复选标记
    复选标记
    复选标记
    复选标记
    SPLD：
    gal和ispgal

    GDX：
    ISPGDXVA
    ISPGDX2
    FPGA
    ISPXPGA
    复选标记


    复选标记
    复选标记
    复选标记
    复选标记
    Isplever Classic 2.1 FPGA模块：
    此可选模块增加了对ORCA FPGA和FPSC设备的bob电子竞技俱乐部支持。
    请注意，必须在FPGA模块之前安装基本模块。    		 FPGA：
    Orca FPGA
    Orca FPSC
    复选标记
    复选标记

    步骤2-安装每个Isplever经典模块

    从Isplever经典基本模块开始，解压缩下载的文件，然后双击提取的文件，然后启动安装过程。您还可以从此页面上的“文档”选项卡中下载“安装指南”，并阅读以获取更详细的说明和选项。

    对于Windows 10- 下载并安装服务包启用Windows 10支持。bob电子竞技俱乐部请在安装下载中的readme.txt文件中遵循安装说明。

    许可

    步骤3-购买/续订iSplever经典许可证

    Isplever Classic许可使用户可以设计和优化CPLD和Legacy设备的解决方案。

    要购买Isplever经典许可，请转到网上商城或联系本地销售代表或分销商。

    如果您购买了软件许可并收到了软件序列号，请转到我们的订阅许可表。

    版本历史记录

    Isplever Classic 2.1

    • 替换为ALDEC™Active-HDL™，使用Mentor®ModelsIm®晶格FPGA版本。Active-HDL晶格版仍得到支持，但不包括。bob电子竞技俱乐部

    Isplever Classic 2.0

    晶格合成引擎（LSE）

    • bob电子竞技俱乐部添加了Mach4000 CPLD家族的支持。默认情况下，将为针对这些家庭的新项目选择LSE的合成工具。现有项目将继续使用该项目先前使用的合成工具。对于MACH4000 CPLD，用户可以在LSE和Synopsys Synplify Pro之间切换。

    ALDEC Active-HDL模拟 - 更新为10.1

    软件下载和文档

    快速参考
    技术资源
    信息资源
    下载
    标题 数字 版本 日期 格式 尺寸
    为Orcad捕获生成示意图
    		 AN8075 2006年9月1日 PDF 554.9 kb
    ISPXPGA设备中的电源估计（电子表格文件）
    这个.zip包含TN1043中引用的电子表格    		 TN1043 2004年5月1日 压缩 31.8 kb
    ISPXPGA设备中的功率估算
    请注意，带有内置公式的电子表格也可与TN1043一起使用，并在此页面上可下载。    		 TN1043 2004年1月1日 PDF 447.1 kb
    标题 数字 版本 日期 格式 尺寸
    Isplever Classic 2.1安装指南
    		 2.1 12/30/2020 PDF 539.8 kb
    标题 数字 版本 日期 格式 尺寸
    亚伯设计手册
    （Isplever 4.x，5.x，6.x，经典）    		 2003年3月1日 PDF 606.2 kb
    亚伯-HDL参考手册
    （Isplever 4.x，5.x，6.x，经典）    		 2003年3月1日 PDF 1.4 MB
    ISPLEVER经典用户指南的LSE
    		 1.0 6/16/2015 PDF 245.7 kb
    ISPLSI宏观库参考手册
    包含ISPLEVER中可用的示意图的功能和引脚描述。（Isplever 4.x，5.x，6.x，经典）    		 2000年8月1日 PDF 3.3 MB
    FPGA物理设计规则检查（DRC）书桌参考
    包含设计规则检查警告和错误消息的描述，您可能会在Isplever的Project Navigator中运行FPGA设计时遇到的错误消息。（ISPLEVER 4.x，5.x，6.x，7.x，8.x）    		 8.0 2009年11月10日 PDF 102.9 kb
    模拟晶格FPGA设备的设计
    本文档说明了如何使用Synopsys®VCS®，Cadence®NCverilog®，CadenceNC-VHDL®和AldecRivieraPro®和Active-HDL®软件来模拟针对晶格半导体FPGAS的设计。bob投注软件（Isplever 6.x，7.x）    		 2007年6月15日 PDF 111.5 kb
    通用宏库参考指南
    包含Isplever Classic中可用的示意图“通用”宏的功能和引脚描述。宏与ISPMACH 4000家族CPLD兼容。    		 3/5/2018 PDF 461.7 kb
    示意性进入参考手册
    （Isplever Classic）    		 2004年11月24日 PDF 698 kb
    FPGA设计指南
    包括有关如何使用Isplever工具设计晶状体FPGA的全面说明。（Isplever 8.0）    		 8.0 2009年11月10日 PDF 2.5 MB
    标题 数字 版本 日期 格式 尺寸
    PCN10A-111在版本8.2之后冻结ISPLEVER的意图通知
    转换    		 PCN10A-11 1.0 2011年7月25日 PDF 52.7 kb
    标题 数字 版本 日期 格式 尺寸
    晶格Orcad捕获示意图（OLB）
    该文件包含所有晶格产品的Orcad捕获示意图（OLB文件类型）。此.zip文件还包括一个.xls工作表，其中包含OLB内容的列表。这些符号可用于帮助ORCAD示意图设计。    		 7.0 2/1/2021 压缩 3.2 MB
    标题 数字 版本 日期 格式 尺寸
    HDL合成设计与Leonardospectrum：CPLD流
    如何使用Leonardospectrum合成晶格CPLD设备的Verilog设计。教程主题/工具：逻辑合成，Isplever，Leonardospectrum。（Isplever 4.x，5.x，6.x）    		 2005年5月1日 PDF 313 kb
    HDL合成设计与Synplify：CPLD流量
    如何使用Synplify合成晶格CPLD设备的VHDL设计。教程主题/工具：逻辑综合，iSplever，Synplify（ISPLEVER 6.X）    		 2005年5月1日 PDF 446.1 kb
    HDL合成设计与Leonardospectrum：ISPXPGA流
    如何使用Leonardospectrum合成晶状体ISPXPGA设备的Verilog设计。教程主题/工具：逻辑合成，Isplever，Leonardospectrum。（Isplever 4.x，5.x，6.x）    		 2005年5月1日 PDF 363.7 kb
    HDL合成设计具有精度RTL：CPLD流量
    本教程向您展示了如何使用Mentor Graphics Precision RTL从ISPLEVER内部合成Verilog设计并为晶状体CPLD设备生成EDIF文件。教程主题/工具：逻辑综合，iSplever，精密RTL    		 2006年5月1日 PDF 263.8 kb
    HDL合成设计与Synplify：ISPXPGA流
    如何使用Synplify合成晶状体ISPXPGA设备的VHDL设计。教程主题/工具：逻辑合成，iSplever，Synplify。    		 2005年5月1日 PDF 509.1 kb
    合成数据流教程
    本教程向您展示了如何使用ISPLEVER®使用SynplicitySynplify®Pro将其用于晶格，以合成Verilog HDL设计并为晶状体FPGA设备生成EDIF文件。教程主题/工具：FPGA逻辑合成，ISPLEVER，SYNPLIFY。    		 2008年12月15日 PDF 314.3 kb
    使用ISPXPGA平面图
    如何使用平面图来定位元素，制作销钉和阻塞分配，并检查针对ISPXPGA设备的设计中的时序延迟。教程主题/工具：设计计划，ISPLEVER，地板平面纳。（Isplever 4.x，5.x，6.x，经典）    		 2005年5月1日 PDF 515.7 kb
    原理图和亚伯-HDL设计
    如何设计，模拟，实现和验证针对CPLD设备的计数器电路。该设计使用顶级示意图和两个低级ABEL-HDL模块。教程主题/工具：CPLD示意图和HDL设计条目，CPLD拟合，ISPLEVER    		 2006年5月1日 PDF 2 MB
    LSE for Isplever Classic 2.0教程
    		 1.0 6/16/2015 PDF 372.7 kb
    标题 数字 版本 日期 格式 尺寸
    Isplever Classic 2.1 Windows 10
    		 1.0 12/30/2020 压缩 18.1 MB
    Isplever Classic 2.1 FPGA模块
    		 2.1 12/30/2020 压缩 350.8 MB
    Isplever Classic 2.1基本模块
    		 2.1 12/30/2020 压缩 786.8 MB
    Isplever经典设备的Active-HDL仿真库
    如果您想将Isplever Classic与Active-HDL晶格版本使用，请使用这些图书馆。    		 2011年10月19日 压缩 81.6 MB
    Paltogal V3 12
    将PAL JEDEC文件转换为GAL JEDEC格式。    		 2001年5月24日 压缩 35.4 kb

    *通过单击“更改通知我”按钮，您同意接收有关您选择的文档更改的通知。

    像大多数网站一样，我们使用cookie和类似技术来增强您的用户体验。我们还允许第三方将Cookie放在我们的网站上。通过继续使用本网站，您同意使用我们的cookie饼干政策。

    关于我们

    销售量

    bob电子竞技俱乐部
    晶格QR码