利用FPGA的并行处理能力来实现紧凑的CNN，包括已知为BNN的二值化版本。此IP使您可以在MW范围内具有电力消耗的晶格ICE40 UltraPlus FPGA中的CNN。
此IP使用ICE40 UltraPlus设备的片上DSP资源来实现CNN。11嵌入式块RAM（EBR）用作加速度引擎的工作存储器。用户可以选择使用EBR或较大的单端口存储器（SPRAM）块来存储引擎使用的权重和指令。
此ip与该IP配对格子神经网络编译器工具。编译器采用公共NN培训工具中开发的网络，并允许编译成可由Accelerator IP运行的指令。