FPGAの並列処理機能を利用してBNNを実装しましょう。この知识产权によって、BNNを電力消費がわずかミリワットのiCE40 UltraPlus FPGAに実装できます。
この知识产权はiCE40 UltraPlusデバイスのオンチップ数字信号处理器を使ってBNNを実装します。11つの組込みブロック内存（EBR）はエンジンの加速をする作業メモリとして使用されます。ユーザーは欧洲复兴开发银行もしくはより大きいシングルポートメモリ（斯普拉姆）ブロックを選択し、エンジンで使用される重みと命令を保存することができます。
知识产权はラティスのニューラルネットワークコンパイラツールとセットになっています。このコンパイラは卡费や张量流で開発されたネットワークを使って、BNNアクセラレータ知识产权で実行可能な命令にコンパイルできます。