コストの削減- ECP5とCECP5-5Gはは合业务のFPGAに比べて40%もコストができ,ルーティングアーキテクチャ,デュアルチャネルserdes,拡张dspブロックブロック内蔵しasicとasspへの接続を提供提供,乘算器材使を最大4倍にします。
小型で2倍のの机能——最大85 k附近地区で并行转换器を使用した10 x 10毫米,0.5毫米ピッチパッケージを実現。スマートボールの減少により,既存の低コストPCB技術をパッケージへ簡単に統合します。
消費電力が30%低下- 0.25W以下でチャンネルSerdes机械,0.5W以下でチャンネルチャンネルチャンネルチャンネル电力化。