利用FPGA的并行处理能力来实现紧凑的cnn,包括被称为bnn的二进制版本。该IP使您能够在Lattice iCE40 UltraPlus fpga中实现cnn,功耗在mW范围。
该IP使用iCE40 UltraPlus设备的片上DSP资源实现cnn。加速引擎使用11个嵌入式块Ram (EBR)作为工作内存。用户可以选择使用EBR或更大的单端口内存(SPRAM)块来存储引擎使用的重量和指令。
这个IP与网格神经网络编译工具。该编译器采用在普通神经网络训练工具中开发的网络,并允许编译成指令,可以由加速器IP运行。