MC CPU IP核

用于微控制器应用的RISC-V CPUbobappios下载地址

技术支持、故障分析请求和订阅bob电子竞技俱乐部许可页面将从太平洋标准时间2020年10月3日上午7点开始进行系统维护,大约在太平洋标准时间2020年10月3日下午1点完成。请电子邮件techbob电子竞技俱乐部support@latticesemi.com要么fa.request@latticiceemi.com.为了任何直接的关心

晶格半导bob投注软件体RISC-V MC CPU软IP包含一个32位RISC-V处理器核心和可选子模块——定时器和可编程中断控制器(PIC)。CPU核心支持RV32I指bob电子竞技俱乐部令集、外部中断和调试功能,符合JTAG - IEEE 1149.1。

定时器子模块是64位实时计数器,将实时寄存器与另一个寄存器进行比较以断言定时器中断。PIC子模块将多到八个外部中断输入聚合到一个外部中断。处理器核心使用32位AHB-L接口访问子模块寄存器。

该设计是在Verilog HDL中实现的。它可以使用晶格Propel Builder软件配置和生成。它可以针对CrossLink-NX和MachXO3D FPGA器件,并使用格式辐射软件或格子菱形软件位置和与Synplify Pro合成工具集成的路由工具实现。

特征

  • RV32I指令集(RV32C仅当PFR_OPT未选中时有效)
  • 五个阶段​​的管道
  • bob电子竞技俱乐部支持AHB-L总线标准的指令/数据端口
  • 通过GDB和Openocd可选调试
  • 可选定时器/ pic模块
  • 中断和异常处理与机器模式在RISC-V特权ISA规范v1.10
格子推进

框图

文档

快速参考
标题 数量 日期 格式 大小
小型RISC-V CPU IP核心-格推进建设者
FPGA-IPUG-02114 1.0 6/3/2020 PDF. 1.4 MB

*点击“更改通知我”按钮,您同意收到您所选择的文件的更改通知。

像大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们也允许第三方在我们的网站上放置cookies。如您继续使用本网站,即表示您同意使用本网站所述的cookiesCookie政策