传输桥

完整的HDL参考设计

Lattbob投注软件ice Semiconductor DSI(显示串行接口)传输参考设计是一种完整的HDL(硬件描述语言)设计,用于使MachXO2、MachXO3或ECP3 FPGA能够驱动DSI接收设备。在这种设计中,DSI传输从处理器或其他显示控制输出设备接收RGB(红、绿和蓝)像素总线数据。设计接口输出到D-PHY接口IP核,允许FPGA直接驱动DSI接收设备,如显示器。

并行RGB到DSI传输设计说明了如何使用晶格超低密度fpga将各种处理器连接到DSI显示器。DSI传输设计使嵌入式设计人员能够利用带有嵌入式处理器的低成本屏幕。

灵活的MIPI(移动工业处理器接口)DSI传输桥-允许没有移动I/O的嵌入式处理器与低成本DSI屏幕接口。

MIPI应用程序图

特征

  • bob电子竞技俱乐部支持多达4条数据通道,每条通道的传输速率高达~900Mbps
  • HS(高速)模式接收
  • LP(低功率)模式发送和接收
  • 运行在700Mbps的2个数据通道桥的典型功率为20mW
  • 以700Mbps速度运行的4数据通道桥的典型功率为32mW
  • 为显示控制提供DCS(显示命令集)编码器
  • bob电子竞技俱乐部支持DSI格式RGB、YCbCr和用户定义
  • 输出并行RGB总线支持高达36位时钟,同步和垂直bob电子竞技俱乐部同步

跳到

方框图

文档

快速参考
技术资源
信息资源
标题 数字 版本 日期 总体安排 大小
MIPI DPHY DSI/CSI-2示例示意图
1 10/29/2013 PDF 72.6KB
标题 数字 版本 日期 总体安排 大小
MachXO2 RGB565 4L
RD1184 2.0 8/18/2015 拉链 1 MB
LatticeECP5 RGB888 4L
RD1184 2.0 8/18/2015 拉链 1.4 MB
MachXO2 RGB666 1L
RD1184 2.0 8/18/2015 拉链 2.4 MB
格子ECP3 RGB888 2L
RD1184 2.0 8/18/2015 拉链 1.3MB
LatticeECP3 RGB888 4L
RD1184 2.0 8/18/2015 拉链 1.4 MB
MachXO2 YCbCr420 12b 1L
RD1184 2.0 8/18/2015 拉链 911.7 KB
MachXO2 YCbCr422 16b 1L
RD1184 2.0 8/18/2015 拉链 1.2MB
MachXO2 RGB565 1L
RD1184 2.0 8/18/2015 拉链 1.2MB
MachXO2 YCbCr422 16b 2L
RD1184 2.0 8/18/2015 拉链 1.2MB
MachXO3 RGB888 4 l
RD1184 2.0 8/18/2015 拉链 1.3MB
MachXO3 RGB101010 1 l
RD1184 2.0 8/18/2015 拉链 1.3MB
MachXO3 RGB888 2L
RD1184 2.0 8/18/2015 拉链 1.3MB
MachXO3 YCbCr422 24b 4L
RD1184 2.0 8/18/2015 拉链 1.4 MB
MachXO2 RGB888 1L
RD1184 2.0 8/18/2015 拉链 1.2MB
MachXO2 RGB888 2 l
RD1184 2.0 8/18/2015 拉链 1.3MB
MachXO2 RGB888 4L
RD1184 2.0 8/18/2015 拉链 1.3MB
MachXO2 YCbCr422 24b 4L
RD1184 2.0 8/18/2015 拉链 2.5 MB
LatticeXP2 RGB888 4L
RD1184 2.0 8/18/2015 拉链 1.4 MB
MachXO2 RGB101010 1 l
RD1184 2.0 8/18/2015 拉链 1.3MB
MachXO3 RGB666 1L
RD1184 2.0 8/18/2015 拉链 1.2MB
MachXO3 RGB888 1L
RD1184 2.0 8/18/2015 拉链 1.2MB
MIPI D-PHY参考设计文档
FPGA-RD-02040 1.7 9/11/2020 PDF 2.4 MB
并行到MIPI DSI TX桥-源代码
RD1184 1.5 1/1/2015 拉链 2.6MB
MIPI D-PHY接口IP-源代码
RD1182 1.7 10/14/2020 拉链 5.3 MB
平行MIPI DSI TX桥-文档
FPGA-RD-02133 1.6 1/31/2021 PDF 1.2MB
标题 数字 版本 日期 总体安排 大小
MIPI显示串行接口解决方案产品传单
I0241 2.0 10/22/2013 PDF 1.8MB
标题 数字 版本 日期 总体安排 大小
多时间可编程ULD FPGA
1 12/1/2013 PDF 163.5 KB

*单击“更改通知我”按钮,表示您同意接收所选文档更改通知。

如果您需要的MIPI配置在此页面上不显示为参考设计,请与您的本地用户联系莱迪思销售处.

与大多数网站一样,我们使用cookie和类似技术来增强您的用户体验。我们还允许第三方在我们的网站上放置cookie。继续使用本网站即表示您同意使用本网站中所述的cookiesCookie策略.