I2C Master - WISHBONE兼容

相关产品


MachXO3

参考设计徽标本参考设计基于OpenCores I2C主核，提供I2C和WISHBONE总线之间的桥梁。该设计的一个典型应用是兼容WISHBONE的板载微控制器与多个I2C外围器件之间的接口。I2C主核生成时钟，并负责每次数据传输的启动和终止。

I2C(集成电路)主- WISHBONE兼容

    跳转到

    性能和尺寸

    设备的家庭 测试设备* 表现 I / O引脚 设计尺寸 修订
    MachXO3L™6 lcmxo3l - 4300 c -
    6 bg256c    		 > 50兆赫 29 201附近地区(Verilog-LSE源) 1.5
    243 lut (Verilog-Syn Source) 1.5
    218 LUTs (VHDL-LSE源) 1.5
    243 LUTs (VHDL-Syn源) 1.5
    MachXO2™1 lcmxo2 - 1200 hc -
    4 tg100c    		 > 50兆赫 29 201 lut (Verilog源代码)
    218 LUT（VHDL源）    		 1.5
    machxo™2 LCMXO256C -
    3 t100c    		 > 50兆赫 29 198 lut (Verilog源)
    217 LUT（VHDL源）    		 1.5
    ECP5™5 LFE5U-45F -
    6 mg285c    		 > 50兆赫 29 203 lut (Verilog源码)
    209 LUTs (VHDL源)    		 1.5
    LatticeECP3™3. LFE3-17EA -
    6 ftn256c    		 > 50兆赫 29 261 lut (Verilog源代码)
    252 LUTs (VHDL源)    		 1.5
    Latticexp2™4 LFXP2-5E -
    5 m132c    		 > 50兆赫 29 252 lut (Verilog源)
    248 LUTs (VHDL源)    		 1.5

    1.性能和利用特性使用LCMXO2-1200HC-4TG100C与LSE (Lattice Synthesis Engine) Lattice Diamond®3.1设计软件生成。
    2.使用LCMXO256C-3T100C和LSE的Lattice Diamond 3.1设计软件生成性能和利用特性。
    3.使用LFE3-17EA-6FTN256C和Lattice Diamond 3.1设计软件生成性能和利用特性。
    4.使用LFXP2-5E-5M132C和Lattice Diamond 3.1设计软件生成性能和利用特性。
    5.使用LFE5U-45F-6MG285C和LSE的Lattice Diamond 3.1设计软件生成性能和利用特性。
    6.使用LCMXO3L-4300C-6BG256C与LSE和Synplify Pro®的Lattice Diamond 3.1设计软件生成性能和利用特性。

    *也可以在其他设备中工作。

    注:上述性能和设计尺寸仅为估算值。根据所选择的参数、时间限制和设备实现，实际结果可能会有所不同。详情请参阅设计文档。除非另有说明，所有的编码和设计工作都是在PC平台上完成的。

    文档

    技术资源
    标题 数量 版本 日期 格式 大小
    I2C Master与WISHBONE总线接口-源代码
    		 RD1046 1.8 2/1/2016 邮政编码 1.4 MB
    I2C Master with WISHBONE总线接口-文档
    		 RD1046 1.6 1/15/2015 PDF 1.4 MB

    *点击“更改通知我”按钮，表示您同意接收您所选文件的更改通知。

    像大多数网站一样，我们使用cookie和类似的技术来增强用户体验。我们也允许第三方在我们的网站上放置cookie。继续使用本网站，即表示您同意使用我们所述的cookie饼干的政策．

    关于我们

    销售

    bob电子竞技俱乐部
    晶格二维码