LPC(低针数)总线控制器

参考设计徽标晶格LPC总线控制器参考设计实现了LPC主机和支持七个所需LPC控制信号的LPC外设。bob电子竞技俱乐部该设计在Verilog或VHDL和晶格设计工具中实现,用于合成,地点和路线和仿真。该设计可以针对多个格子器件系列,其小尺寸使其在不同的FPGA / CPLD架构上便携。此参考设计基于英特尔低引脚计数接口规范(1.1版)。

跳到

框图

性能和规模

测试设备* 表现 I / O引脚 设计尺寸 修订
LPC主人
LCMXO2-1200HC-5MG132 verilog. > 33MHz. 50. 99 LUT 1.5
LCMXO2-1200HC-5MG132 VHDL. > 33MHz. 50. 93 LUT. 1.5
LCMXO256C-3T100C. verilog. > 33MHz. 50. 109 luts. 1.5
LCMXO256C-3T100C. VHDL. > 33MHz. 50. 96 LUTS. 1.5
LC4256ZE-5TN100C verilog. > 33MHz. 50. 26宏小区 1.5
LC4256ZE-5TN100C VHDL. > 33MHz. 50. 26宏小区 1.5
LFE3-95EA-7FN1156C verilog. > 33MHz. 52. 107 luts. 1.6
LFE3-95EA-7FN1156C VHDL. > 33MHz. 52. 109 luts. 1.6
LFXP2-5E-5M132C verilog. > 33 MHz. 50. 119 LUTS. 1.6
LFXP2-5E-5M132C VHDL. > 33MHz. 50. 119 LUTS. 1.6
LPC外围设备
LCMXO2-1200HC-5MG132 verilog. > 33MHz. 52. 75卢特 1.5
LCMXO2-1200HC-5MG132 VHDL. > 33MHz. 52. 73 Luts. 1.5
LCMXO256C-3T100C. verilog. > 33MHz. 52. 75卢特 1.4
LCMXO256C-3T100C. VHDL. > 33MHz. 52. 73 Luts. 1.5
LC4256ZE-5TN100C verilog. > 33MHz. 52. 66宏小区 1.4
LC4256ZE-5TN100C VHDL. > 33MHz. 52. 66宏小区 1.5
LFE3-95EA-7FN1156C verilog. > 33MHz. 52. 96 LUTS. 1.6
LFE3-95EA-7FN1156C VHDL. > 33MHz. 52. 97 LUT. 1.6
LFXP2-5E-5M132C verilog. > 33MHz. 52. 90卢特 1.6
LFXP2-5E-5M132C VHDL. > 33MHz. 52. 95 LUT 1.6

*也可以在其他设备中工作。

笔记:上面显示的性能和设计尺寸仅估计。实际结果可能根据所选择的参数,时序约束和设备实现而变化。有关详细信息,请参阅设计的文档。除非另有说明,否则所有编码和设计工作都在PC平台上完成。

文件

技术资源
标题 数字 版本 日期 格式 尺寸
LPC(低针数)总线控制器 - 源代码
RD1049. 1.6 2011年11月4日 压缩 517.2 KB.
LPC(低引脚数)总线控制器参考设计 - 文档
FPGA-RD-02114 1.7 1/21/2021 PDF. 1 MB.

*单击“通知”按钮“通知”按钮,您同意接收关于所选文档的更改的通知。

与大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站,您同意使用cookie,如我们所述Cookie政策