SPI GPIO扩展者

参考设计徽标此参考设计为微处理器通用I / O端口的串行扩展提供了可编程解决方案。它使用串行外设接口(SPI)作为微处理器和GPIO之间的接口。该设计为微处理器提供了额外的控制和监控功能,当它没有足够的GPIO来完成工作时。

特征

  • 主机的SPI兼容的串行接口
  • 16 GPIO可以配置为输入或输出
  • 配置为输入的GPIO可能会导致主机的中断请求
  • 如有必要,可以掩盖中断
  • 所有GPIOS都配置为硬件重置的输入
  • 可以立即单独访问16个GPIO;可以访问四个或八个GPIO的某些组合;所有16个GPIO可以作为组访问

跳到

框图

性能和规模

设备家庭 测试设备* 表现 I / O引脚 设计尺寸 修订
machxo™ LCMXO256C-3T100C. > 40 MHz. 22. 194 LUTS. 1.1
ISPMACH®4000ze. LC4256ZE-5TN100C > 40 MHz. 22. 126宏小区 1.1
Platform Manager™ lptm10-12107-3ftg208ces. > 40 MHz. 22. 194 LUTS. 1.1

1.最大。通过运行格子设计软件的定时分析来获得时钟频率。使用您的设计合并后,请运行定时仿真。

*也可以在其他设备中工作。

笔记:上面显示的性能和设计尺寸仅估计。实际结果可能根据所选择的参数,时序约束和设备实现而变化。有关详细信息,请参阅设计的文档。除非另有说明,否则所有编码和设计工作都在PC平台上完成。

文件

技术资源
标题 数字 版本 日期 格式 尺寸
SPI GPIO扩展器 - 文档
RD1073 1.1 12/23/2010 PDF. 212.5 KB.
SPI SLAVE控制器 - 源代码
RD1142 1.1 2015年1月1日 压缩 377.1 KB.
SPI GPIO扩展器 - 源代码
RD1073 1.1 12/23/2010 压缩 161.6 KB.
SPI奴隶控制器 - 文档
RD1142 1.0 2012年10月12日 PDF. 667.2 KB.

*单击“通知”按钮“通知”按钮,您同意接收关于所选文档的更改的通知。

与大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站,您同意使用cookie,如我们所述Cookie政策