n输入1输出MIPI CSI-2并排聚合

将多个图像传感器聚合到单个输出中,具有最小延迟

管理多个CSI-2传感器:当今许多应用程序中,相机已成为无处不在的,众多。bobappios下载地址系统设计人员受到从多个CSI-2传感器的移动数据进入应用程序处理器(AP)的挑战,可以进一步处理。bobappios下载地址为了帮助克服AP输入资源的限制,可以将来自多个摄像机的数据聚合到单个流。

连接Crosslink:格子交叉链接和Crosslink-NX FPGA系列将FPGA的灵活性与高性能硬化D-PHY端口相结合,非常适合解决许多视频桥接,聚合和ISP设计挑战。

完整的参考设计:该参考设计通过线路水平排列多达5个通道。N个输入到1输出MIPI CSI-2并排聚合参考设计包括由晶格CSI-2 / DSI D-PHY接收器和CSI-2 / DSI D-PHY IP核心提供的彻底记录的设计示例。

特征

  • 汇总最多5个MIPI CSI-2输入通道,每个输入通道最多可包含四个车道(最多15个总RX时钟和数据通道到软IP)
  • 使用符合软或符合MIPI的IP的组合
  • 最大1.2 GPBS RX每条车道
  • 一个,两到四个TX车道
  • 最大1.5 Gbps TX每泳道(6 Gbps最大带宽)

跳到

框图

文件

技术资源
标题 数字 版本 日期 格式 尺寸
n与Crosslink-NX - 源代码输入到1输出MIPI CSI-2并排聚合
FPGA-RD-02212 1.0 3/2/2021 压缩 88.5 MB.
n用Crosslink-NX输入到1输出MIPI CSI-2并排聚合 - 文档
FPGA-RD-02212 1.0 3/2/2021 PDF. 2.6 MB.
CSI-2交叉链接的共同聚合参考设计 - 文档
FPGA-RD-02192 1.0 20120年5月1日 PDF. 1.8 MB.
CSI-2并排聚合参考设计 - 源代码
1.0 20120年5月1日 压缩 18.9 MB.

*单击“通知”按钮“通知”按钮,您同意接收关于所选文档的更改的通知。

与大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站,您同意使用cookie,如我们所述Cookie政策