ispLEVER经典软件

晶格CPLD和成熟可编程产品的设计环境。

ispLEVER Classic是Lattice cpld和成熟可编程产品的设计环境。它可以用来把一个Lattice设备的设计完全通过设计过程,从概念到设备的JEDEC或位流编程文件输出。

跳转到

概述

当前版本是isplever经典2.1,于2020年12月30日发布。

ispLEVER Classic软件支持Windows 7bob电子竞技俱乐部、Windows Vista、Windows XP或其他操作系统。

与其他格子FPGA系列设计,下载晶格的钻石或者iceCube2.软件你可以同时安装和运行Lattice Diamond, iCEcube2和ispLEVER Classic。

下载并安装ispLEVER Classic

按照以下三个步骤下载、安装和许可ispLEVER Classic。

1 .下载

isplever经典包括如下所列的模块;isplever经典基本模块安装(包括Synplify Synthesis Module和Mentor Modelsim格子版)和用于模拟的MentOver Classic FPGA模块安装。

使用此页面上的“下载”选项卡下载软件安装程序。

模块 设备支持/特性bob电子竞技俱乐部 订阅许可证
ispLEVER经典2.1基本模块:
这包括ispLEVER Project Navigator,以及为右边列出的任何可编程系列实现设计所需的所有工具和设备库。它还包括Synopsys®用于HDL合成的Synplify™Pro合成工具的Lattice版本(I-2014.03LC)以及Mentor ModelSim Lattice版本。
CPLD:
4000年ispMACH泽/ Z / V / B / C
ispMACH 5000 vg
ISPMACH 5000B.
ispMACH 4 a3/5
Mach4 / 5.
ISPXPLD 5000MX.
ispLSI 8000
ispLSI 5000已经
ispLSI 2000已经
ispLSI 1000

复选标记
复选标记
复选标记
复选标记
复选标记
复选标记
复选标记
复选标记
复选标记
复选标记
SPLD:
GAL和ISPGAL.

GDX:
ispGDXVA
ispGDX2
FPGA.
ispXPGA

复选标记


复选标记
复选标记
复选标记
复选标记
ispLEVER经典2.1 FPGA模块:
这个可选模块增加了对ORCA FPGA和FPSC器件bob电子竞技俱乐部的支持。
注意FPGA模块之前必须先安装Base模块。
FPGA:
ORCA FPGA
虎鲸我国

复选标记
复选标记

步骤2 -安装每个ispLEVER经典模块

从ispLEVER Classic Base Module开始,解压下载的文件,然后双击解压后的文件,开始安装过程。您也可以从本页上的Documentation选项卡下载安装指南,并阅读它以获得更详细的说明和选项。

适用于Windows 10.—下载并安装服务包启用Windows 10支持。bob电子竞技俱乐部请按照安装下载中的Readme.txt文件中的安装说明进行操作。

许可

第3步 - 购买/更新isplever经典许可证

ispLEVER Classic许可允许用户为CPLD和Legacy设备设计和优化解决方案。

购买ispLEVER Classic license,请登录网上商城或联系A.当地销售代表或经销商

如果您购买了软件许可证并收到了软件序列号,请访问我们的订阅许可形式

版本历史

isplever经典2.1

  • 用Mentor®ModelSim®Lattice FPGA版替换Aldec™Active-HDL™。Active-HDL晶格版仍然支持,但不包括在内。bob电子竞技俱乐部

isplever经典2.0

晶格合成引擎(LSE)

  • bob电子竞技俱乐部支持新增Mach4000 CPLD族。默认情况下,针对这些家庭的新项目将选择LSE作为综合工具。现有项目将继续使用该项目以前使用的综合工具。对于Mach4000 CPLD,用户可以在LSE和Synopsys Synplify Pro之间切换。

Aldec Active-HDL仿真 - 更新版本到10.1

软件下载及文档

快速参考
技术资源
信息资源
下载
标题 数字 版本 日期 格式 大小
生成orcad捕获的示意图符号
AN8075. 9/1/2006 PDF 554.9 KB.
ISPXPGA设备中的功率估计(电子表格文件)
这个.zip包含TN1043中引用的电子表格
TN1043 5/1/2004 压缩 31.8 KB
ispXPGA设备中的功率估计
请注意,TN1043也可以使用内置公式的电子表格,可以在本页下载。
TN1043 1/1/2004 PDF 447.1 KB.
标题 数字 版本 日期 格式 大小
ispLEVER Classic 2.1安装指南
2.1 12/30/2020 PDF 539.8 KB.
标题 数字 版本 日期 格式 大小
亚伯设计手册
(isplever 4.x,5.x,6.x,classic)
3/1/2003 PDF 606.2 KB.
ABEL-HDL参考手册
(isplever 4.x,5.x,6.x,classic)
3/1/2003 PDF 1.4 MB.
LSE for isplever经典用户指南
1.0 2015年6月16日 PDF 245.7 KB.
宏库参考手册
包含功能和引脚描述原理图宏可用的ispLEVER。(isplever 4.x,5.x,6.x,classic)
8/1/2000 PDF 3.3 MB
FPGA物理设计规则检查(DRC)桌面参考
包含设计规则检查警告和错误消息的描述,您可能会遇到在ispLEVER的项目导航中运行FPGA设计。(ispLEVER 4。x, 5。x, 6。x, 7。8. x, x)
8.0 11/10/2009 PDF 102.9 KB
栅格FPGA器件的模拟设计
本文档介绍了如何使用Synopsys®VCS®,Cadence®Ncverilog®,Cadence NC-VHDL®和AldecRivieraPro®和Active-HDL®软件来模拟目标晶格半导体FPGA的设计。bob投注软件(isplever 6.x,7.x)
6/15/2007 PDF 111.5 KB.
泛型宏库参考指南
包含功能和引脚描述原理图“通用”宏可用在ispLEVER经典。宏兼容ispMACH 4000 Family cpld。
2018年3月5日 PDF 461.7 KB.
原理图入口参考手册
(ispLEVER经典)
11/24/2004 PDF 698 KB
FPGA设计指南
包括关于如何使用ispLEVER工具来设计Lattice fpga的全面说明。(ispLEVER 8.0)
8.0 11/10/2009 PDF 2.5 MB.
标题 数字 版本 日期 格式 大小
PCN10A-11在版本8.2之后意图冻结isplever的通知
转换
PCN10A-11 1.0 7/25/2011 PDF 52.7 KB
标题 数字 版本 日期 格式 大小
格子orcad捕获原理图文库(OLB)
此文件包含所有晶格产品的Orcad捕获原理图库(OLB文件类型)。此.zip文件还包括一个.xls工作表,其中包含OLB的内容列表。这些符号可用于帮助orcad原理图设计。
7.0 2011年2月1日 压缩 3.2 MB
标题 数字 版本 日期 格式 大小
HDL合成设计与leonardospectrum:CPLD流
如何使用leonardospectrum来合成晶格CPLD设备的Verilog设计。教程主题/工具:逻辑综合,isplever,leonardospectrum。(isplever 4.x,5.x,6.x)
5/1/2005 PDF 313 KB.
HDL综合设计与同步:CPLD流
如何使用Synplify合成一个VHDL设计的点阵CPLD器件。教程主题/工具:Logic Synthesis, ispLEVER, Synplify (ispLEVER 6.x)
5/1/2005 PDF 446.1 KB
HDL合成设计与leonardospectrum:ispxpga流程
如何使用leonardospectrum来合成晶格ispxpga设备的Verilog设计。教程主题/工具:逻辑综合,isplever,leonardospectrum。(isplever 4.x,5.x,6.x)
5/1/2005 PDF 363.7 KB.
具有精密RTL的HDL合成设计:CPLD流
本教程向您展示了如何使用ISPlever内的Mentor Graphics Precision RTL综合来合成Verilog设计并为晶格CPLD设备生成EDIF文件。教程主题/工具:逻辑综合,isplever,精密rl
5/1/2006 PDF 263.8 KB.
使用Synplify的HDL合成设计:ispXPGA流程
如何使用Synplify合成一个VHDL设计的点阵ispXPGA设备。教程主题/工具:逻辑合成,ispLEVER, Synplify。
5/1/2005 PDF 509.1 KB.
综合数据流教程
本教程向您展示如何使用ISPLEVER®使用SynplicitySynplify®Pro,以合成Verilog HDL设计并为格子FPGA设备生成EDIF文件。教程主题/工具:FPGA逻辑综合,isplever,Synplify。
出自于 PDF 314.3 KB
使用ispXPGA地板规划器
如何使用PloorPlanner来定位元素,制作PIN和块分配,并检查针对ISPXPGA设备的设计中的定时延迟。教程主题/工具:设计规划,ISPLEVER,PLOWERPLANNER。(isplever 4.x,5.x,6.x,classic)
5/1/2005 PDF 515.7 KB
原理图和ABEL-HDL设计
如何设计、仿真、实现和验证针对CPLD器件的计数器电路。该设计使用了一个顶层原理图和两个底层ABEL-HDL模块。教程主题/工具:CPLD原理图和HDL设计入口,CPLD装配,ispLEVER
5/1/2006 PDF 2 MB
isplever Classic 2.0教程的LSE
1.0 2015年6月16日 PDF 372.7 KB.
标题 数字 版本 日期 格式 大小
isplever Classic 2.1适用于Windows 10的Service Pack
1.0 12/30/2020 压缩 18.1 MB.
isplever Classic 2.1 FPGA模块
2.1 12/30/2020 压缩 350.8 MB
isplever Classic 2.1基础模块
2.1 12/30/2020 压缩 786.8 MB.
用于isplever经典设备的Active-HDL仿真库
如果要使用带有Active-HDL晶格版的isplever Classic,请使用这些库。
10/19/2011 压缩 81.6 MB.
PALtoGAL v3 12
翻译PAL JEDEC文件到GAL JEDEC格式。
5/24/2001 压缩 35.4 KB.

*点击“更改通知”按钮,即表示您同意收到更改所选文件的通知。

像大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们也允许第三方在我们的网站上放置cookie。如继续使用本网站,即表示您同意使用我们所述的cookiesCookie政策