I2C总线主

参考设计标志本参考设计旨在演示如何在Lattice CPLD/FPGA设备中构造和利用快速且可配置的i2c总线主控制器。这个I2C总线主控制器提供的灵活性,设计器可以与多达128个不同的I2C从设备通信,以标准或快速模式运行,事务范围从1到256字节。用户还可以定制VHDL代码,以满足自己的特定要求,从而减少宝贵的CPLD/FPGA区域,同时保持他们期望从晶格设备的速度性能。本设计符合Philips I2C总线规范1.0版。

I2C总线主控制器

跳转到

性能和尺寸

设备家庭 测试设备* 性能 I / O引脚 利用 修订
ECP5™7 LFE5U-45F-6MG285C > 33 mhz 18 198附近地区 5.8
LatticeECP3™1 LFE3-17EA-6FTN256C > 33 mhz 18 200附近地区 5.8
MachXO3L™8 lcmxo3l - 4300 c - 6 bg256c > 33 mhz 18 204附近地区(Verilog-LSE源) 5.8
190 LUTs (Verilog-Syn源) 5.8
200 LUT(VHDL-LSE来源) 5.8
191 LUTs (VHDL-Syn源) 5.8
MachXO2™2 lcmxo2 - 256 hc - 4 tg100c > 33 mhz 18 191附近地区 5.8
MachXO™3. LCMXO256C-3T100C > 33 mhz 18 192附近地区 5.8
LatticeXP2™4 LFXP2-5E-5M132C > 33 mhz 18 201附近地区 5.8
ISPMACH®4000ze.5 LC4256ZE-5TN144C > 33 mhz 18 154附近地区 5.8
平台经理™6 lptm10 - 1247 - 3 - tg128ces > 33 mhz 18 192附近地区 5.8

1.性能和利用特性由LFE3-17EA-6FTN256C和Lattice Diamond®3.1设计软件生成。
2.使用LCMXO2-256HC-4TG100C和Lattice Diamond 3.1设计软件和LSE (Lattice Synthesis Engine)生成性能和利用特性。
3.利用LSE的Lattice Diamond 3.1设计软件LCMXO256C-3T100C生成性能和利用特性。
4.使用LFXP2-5E-5M132C和Lattice Diamond 3.1设计软件生成性能和利用特性。
5.性能和利用特性是通过使用LC4256ZE-5TN144C和Lattice ispLEVER®Classic 1.4软件生成的。
6.使用LPTM10-1247-3TG128CES和Lattice Diamond 3.1设计软件生成性能和利用特性。
7.使用LSE的Lattice Diamond 3.1设计软件LFE5U-45F-6MG285C生成性能和利用特性。
8.使用LCMXO3L-4300C-6BG256C和Lattice Diamond 3.1设计软件与LSE和Synplify Pro®生成性能和利用特性。

*也可以在其他设备上工作。

请注意:以上所示的性能和设计尺寸仅为估算值。实际结果可能会根据选择的参数、时间限制和设备实现而有所不同。有关详细信息,请参阅设计文档。除非另有说明,所有的编码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 数量 版本 日期 格式 大小
I2C(集成电路)主控制器-源代码
RD1005 5.9 1/10/2015 邮政编码 809.7 KB
MachXO的i2C主控制器源代码
7/1/2005 邮政编码 6.3 MB
I2C(集成电路)主控制器-文档
RD1005 5.8 3/6/2014 PDF 987.4 KB

*按下“更改通知我”按钮,即表示你同意收到你所选文件的更改通知。

像大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们也允许第三方在我们的网站上放置cookie。如您继续使用本网站,即表示您同意使用我们的网站所述的cookies饼干的政策