I2C Master - WISHBONE兼容

相关产品


MachXO3

参考设计徽标此参考设计基于Opencores I2C主核心，并在I2C和WIPHBONE总线之间提供桥梁。这种设计的典型应用包括符合符合符合载板微控制器和多个I2C外围组件之间的界面。I2C主核心生成时钟并负责每个数据传输的启动和终止。

I2C(集成电路)主控-横骨兼容

    跳到

    性能和尺寸

    设备家庭 测试设备* 表现 I / O引脚 设计尺寸 修订
    machxo3l™6 lcmxo3l - 4300 c -
    6 bg256c    		 > 50兆赫 29 201附近地区(Verilog-LSE源) 1.5
    243 LUTs (Verilog-Syn源) 1.5
    218 LUT（VHDL-LSE来源） 1.5
    243 LUTs (VHDL-Syn源) 1.5
    machxo2™1 lcmxo2 - 1200 hc -
    4 tg100c    		 > 50兆赫 29 201 LUTs (Verilog源代码)
    218 LUT（VHDL源）    		 1.5
    machxo™2 lcmxo256c-
    3T100C.    		 > 50兆赫 29 198 LUTS（Verilog来源）
    217 LUT（VHDL源）    		 1.5
    ECP5™5 LFE5U-45F -
    6 mg285c    		 > 50兆赫 29 203 LUTs (Verilog源代码)
    209 LUT（VHDL源）    		 1.5
    LatticeECP3™3. LFE3-17EA -
    6 ftn256c    		 > 50兆赫 29 261 LUTs (Verilog源代码)
    252 LUT（VHDL源）    		 1.5
    Latticexp2™4 LFXP2-5E -
    5 m132c    		 > 50兆赫 29 252 LUTs (Verilog源代码)
    248 LUT（VHDL源）    		 1.5

    1.性能和利用特性是使用LCMXO2-1200HC-4TG100C和Lattice Diamond®3.1设计软件和LSE (Lattice Synthesis Engine)生成的。
    2.使用LTICE Diamond 3.1设计软件使用LCMXO256C-3T100C生成性能和利用特性。
    3.使用LFE3-17EA-6FTN256C使用Lattice Diamond 3.1设计软件生成性能和利用特性。
    4.使用LFXP2-5E-5M132C和Lattice Diamond 3.1设计软件生成性能和利用特性。
    5.使用LY5U-45F-6MG285C使用带LSE的LATTICE Diamond 3.1设计软件来生成性能和利用特性。
    6.使用LCMXO3L-4300C-6BG256C和Lattice Diamond 3.1设计软件与LSE和Synplify Pro®生成性能和利用特性。

    *也可以在其他设备中工作。

    注:以上所示的性能和设计尺寸仅为估算值。实际结果可能会根据选择的参数、时间限制和设备实现而有所不同。有关详细信息，请参阅设计文档。除非另有说明，所有的编码和设计工作都是在PC平台上完成的。

    文档

    技术资源
    标题 数量 版本 日期 格式 大小
    I2C主站与班币总线接口 - 源代码
    		 RD1046. 1.8 2/1/2016 邮政编码 1.4 MB
    I2C主站带汉语总线界面 - 文档
    		 RD1046. 1.6 1/15/2015 PDF 1.4 MB

    *按下“更改通知我”按钮，即表示你同意收到你所选文件的更改通知。

    像大多数网站一样，我们使用cookie和类似的技术来增强您的用户体验。我们也允许第三方在我们的网站上放置cookie。如您继续使用本网站，即表示您同意使用我们的网站所述的cookiesCookie政策。

    关于我们

    销售

    bob电子竞技俱乐部
    晶格二维码