Lattbob投注软件ice Semiconductor RISC-V MC CPU软IP包含一个32位RISC-V处理器核心和可选子模块——定时器和可编程中断控制器(PIC)。CPU核心支持RV32I指bob电子竞技俱乐部令集、外部中断和调试特性，这是与JTAG - IEEE 1149.1兼容的。
定时器子模块是64位实时计数器，将实时寄存器与另一个寄存器进行比较以断言定时器中断。PIC子模块将多到八个外部中断输入聚合到一个外部中断。处理器核心使用32位AHB-L接口访问子模块寄存器。
该设计是在Verilog HDL中实现的。它可以使用Lattice Propel Builder软件进行配置和生成。可针对CrossLink-NX和MachXO3D FPGA器件，使用与Synplify Pro合成工具集成的Lattice Radiant软件或Lattice Diamond软件Place and Route工具实现。