UART - WISHBONE兼容

相关产品

参考设计标志Lattice WISHBONE兼容UART(通用异步接收/发送器)外设提供了WISHBONE系统总线和RS232串行通信通道之间的接口。这个UART参考设计包含一个接收器和一个发射器。接收端对从串行数据输入SIN接收到的异步数据帧执行串行-并行转换。发射机对从CPU接收到的8位数据进行并行-串行转换。为了同步异步串行数据并保证数据的完整性，在串行数据中添加了启动位、奇偶位和停止位。在FIFO模式下，RXCVER块中的RBR (Receiver Buffer Register)和TXMTT块中的THR (Transmit Hold Register)成为16字深的FIFO。在非fifo模式下，这些是简单的寄存器。

    跳转到

    框图

    性能和尺寸

    测试设备＊ 语言 性能 I / O引脚 设计的尺寸 修订
    lcmxo2 - 1200 hc - 4 tg144ces Verilog > 60 mhz 52 274附近地区 1．3
    lcmxo2 - 1200 hc - 4 tg144ces 硬件描述语言(VHDL) > 60 mhz 52 267附近地区 1．3
    LCMXO2280C-5T144C Verilog > 60 mhz 52 253附近地区 1．3
    LCMXO2280C-5T144C 硬件描述语言(VHDL) > 60 mhz 52 256附近地区 1．3
    LFXP2-5E-5TN144C Verilog > 60 mhz 52 323附近地区 1．3
    LFXP2-5E-5TN144C 硬件描述语言(VHDL) > 60 mhz