N输入到1个输出MIPI CSI-2并排端聚合

聚合多个图像传感器与最小的延迟的单个输出

管理多个CSI-2传感器:相机已经非常普及和众多在当今许多应用。bobappios下载地址系统设计人员都面临着移动从多个CSI-2传感器的数据到应用处理器(AP),在那里它可被进一步加工。bobappios下载地址为了帮助克服的AP输入资源的限制,来自多个摄像机的数据可以被聚集到单个流。

与交联连接:Lattice CrossLink和CrossLink- nx FPGA家族结合了FPGA的灵活性和高性能硬化D-PHY端口,非常适合解决许多视频桥接、聚合和ISP设计挑战。

完整的参考设计:该参考设计通过线串接多达5个通道水平线。N个输入到1个输出MIPI CSI-2并排端聚合参考设计包括一个彻底的记录设计例如搭载格子CSI-2 / DSI d-PHY接收机和CSI-2 / DSI d-PHY IP核。

特征

  • 水平累计多达5个MIPI CSI-2输入通道,每个通道多达4个通道(多达15个总Rx时钟和数据通道到软IP)
  • 使用软或硬符合MIPI-IP的组合
  • 每道最多1.2 Gpbs Rx
  • 一个,两个或四个发送通道
  • 每泳道最大1.5Gbps的的Tx(6 Gbps的最大带宽)

跳转到

框图

文件

技术资源
标题 数字 版本 日期 格式 尺寸
N输入到1个输出MIPI CSI-2侧由端聚合,交联-NX - 源代码
fpga - rd - 02212 1.0 3/2/2021 压缩 88.5 MB
N输入到1个输出MIPI CSI-2侧由端聚合,交联-NX - 文档
fpga - rd - 02212 1.0 3/2/2021 PDF. 2.6 MB.
文档 - CSI-2并排端聚合参考设计交联
FPGA-RD-02192 1.0 20120年5月1日 PDF. 1.8 MB.
CSI-2横向聚合参考设计交联-源代码
1.0 20120年5月1日 压缩 18.9 MB

*单击“通知”按钮“通知”按钮,您同意接收关于所选文档的更改的通知。

与大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站,您同意使用cookie,如我们所述饼干的政策