指导系统

符合Lattice FPGA的低功耗和高可靠性优势的特派团要求

相关申请bobappios下载地址


通讯订阅

超过25年,格子已启用具有广泛高可靠性的前沿引导系统,符合当今安全性,长寿和极端环境挑战的Swap-C优化产品。领先的国防承包商的工程师依靠我们的深度系统级知识,协作精神,本地支持以及设计资源,以满足最严格的设计要求。bob电子竞技俱乐部

Lattice COTS fpga提供了灵活性,以适应低功率执行器控制、传感器融合和信号处理解决方案的下一代精密制导系统的要求。最新的Lattice Nexus平台具有业界领先的低功耗和高可靠性,以满足下一代制导平台的挑战性要求。

关键格子FPGA特点和优点

  • 与其他FPGA相比,卓越的低功耗和热性能,实现了更长的任务,并简化了热管理
  • 行业领先的小型FPGA,优化最高I / O密度,连接到更多传感器,造成高保真情境的认识
  • 其阶级的最低软错误率(SER)和最高的闩锁免疫力,以最大限度地提高地面和空气传播系统的完整性
  • 允许低延迟,确定性,即时启动,初始I / O配置在少于3毫秒和完整的设备配置中,只需8毫秒即可

跳转到

示例应用程序bobappios下载地址

执行器控制

  • 单芯片非易失性FPGA,具有2ms比特流验证,身份验证和启动时间
  • 用于传感器融合,反馈和感应的嵌入式A / D转换器
  • 小包装为6x6 mm,球间隙选项为0.5和0.8毫米

扳机

  • 关键比特流验证和安全合规性
  • ECDSA比特流身份验证,耦合强稳健的AES-256加密
  • 基于强大的基于闪存的FPGA,适用于传感器处理和控制

遥测

  • 功率高效,高度可靠的系统控制和监控
  • 具有嵌入式MCU和ADC的最佳集成级别
  • 最大的控制和灵活性的有意义和控制重新计时数据

bob体育软件

spiスレーブからpwm生成

参考设计

spiスレーブからpwm生成

使用来自外部SPI主站的数据设置PWM(脉冲宽度调制器)的频率和占空比。
spiスレーブからpwm生成
简而言之シグマデルタadc.

参考设计

简而言之シグマデルタadc.

使用ON-FPGA差异LVDS输入(或廉价的模拟比较)实现模数转波(ADC)。通过消除外部ADC设备节省成本。
简而言之シグマデルタadc.
组込み机械ブロックを使ったi2cスレーブスレーブ机器

参考设计

组込み机械ブロックを使ったi2cスレーブスレーブ机器

随时使用rtl代码段实现外部I2c主站和machxo2内部寄存器或xo2中的内存扩展之间的直观接口
组込み机械ブロックを使ったi2cスレーブスレーブ机器
ADCインターフェース

参考设计

ADCインターフェース

与Texas Instruments(TI)ADS64xx系列ADC的接口通过LatticeCP3 FPGA高速LVDS I / O
ADCインターフェース

IP核心

UART 16550 IPコア

IP核心

UART 16550 IPコア

設定可能なUARTポート。PC16550Dに準拠。7または8ビットデータ幅,TX用1、1.5、2ストップビット,マルチパリティ,ボーレートオプション
UART 16550 IPコア
PCI Express x1,x4根复合Lite IP核心

IP核心

PCI Express x1,x4根复合Lite IP核心

从电SERDES接口、物理层、数据链路层和PCIe协议栈的最小事务层提供x1根复杂解决方案
PCI Express x1,x4根复合Lite IP核心

开发套件和董事会

ECP5 VERSA开放キット

木板

ECP5 VERSA开放キット

ECP5 Versa開発キットでPCI Express,,千兆以太网,DDR3,汎用并行转换器パフォーマンスを含むECP5の主要機能の迅速な評価が可能
ECP5 VERSA开放キット
ECP5-5G VERSA开放キット

木板

ECP5-5G VERSA开放キット

PCI Express,Gigabit以太网,DDR3,ECP5-5G Serdesのの性能を评価评価
l-asc10ブレークアウトボード

木板

l-asc10ブレークアウトボード

l-asc10デバイスを评価およびするこのは,プラットフォームマネージャー2开発キット动作する
l-asc10ブレークアウトボード
PowR1014A突破板

木板

PowR1014A突破板

一个简单的低成本板,提供完整的I / O访问Power Manager II(Powr1014A)+ LED,原型面积等。
PowR1014A突破板

演示

具有故障记录演示的电源排序

演示

具有故障记录演示的电源排序

使用L-ASC10监控,从一个中央控制点排列四个分开的电源平面。用时间戳记录错误。可扩展的。
具有故障记录演示的电源排序

文件

快速参考
标题 数字 版本 日期 格式 尺寸
软件错误检测(SED)/校正(SEC)Nexus平台的使用指南
FPGA-TN-02076 1.1 6/24/2020 PDF. 1005.1 KB.
Nexus平台的多引导使用指南
FPGA-TN-02145 1.1 5/31/2020 PDF. 1.2 MB.
标题 数字 版本 日期 格式 尺寸
软件错误检测(SED)/校正(SEC)Nexus平台的使用指南
FPGA-TN-02076 1.1 6/24/2020 PDF. 1005.1 KB.
Nexus平台的多引导使用指南
FPGA-TN-02145 1.1 5/31/2020 PDF. 1.2 MB.
在格子FPGA中实现符合JOTP-051的安全功能
FPGA-TN-02150 1.0 9/30/2020 PDF. 651.2 KB.

*单击“通知”按钮“通知”按钮,您同意接收关于所选文档的更改的通知。

与大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站,您同意使用cookie,如我们所述Cookie政策