分频器IP核是一个时钟分频器，每个时钟完成一个整数除法。它支持bob电子竞技俱乐部有符号或无符号输入，并提供可配置的输出延迟。
除法IP核使用一个不可恢复的除法算法来实现整数除法运算。
在整数除法运算中，1位除法有N个阶段，其中N是商的宽度。
每一步生成1位商和部分余数。在最后一阶段，生成最后的商和余数。1位除法使用加减法比较部分余数和分母，得到新的部分余数。除数选择是基于部分余数的符号。最后，对部分余数进行修正，得到最终余数。
分压器IP核心支持可配置的输出延迟。bob电子竞技俱乐部时延可以是从1到N的任意时钟周期数。当时延设置为M时，输出寄存器的M个阶段均匀地分布在1位除法操作的N个阶段。最后的除法阶段总是有输出寄存器。