第二代四数据率(QDRII)静态随机访问存储器(SRAM)控制器是通用存储控制器,与工业标准QDRII和QDRII+ SRAM接口。控制器可配置为两字突发或四字突发模式。它也可以配置为具有18位总线或36位数据总线。数据在时钟的两端传输,使数据传输速率增加一倍。分开的读和写数据总线再次加倍的数据速率。
QDRII+ IP核采用MACO ASIC门和FPGA阵列软逻辑实现。由于实现的很大一部分是在MACO中实现的,更多的FPGA阵列留给用户。
软件需求
- ispLEVER 7.0或更高版本
- 宏观设计工具
- 宏观许可文件