GPIO IP核

控制内存映射或APB IO

通用输入/输出(GPIO)外围软IP是一种简单的IP,旨在通过晶格内存映射接口(LMMI)或高级外围总线接口(APB)来控制GPIOS。配置为输入时,它可以通过读取相关寄存器的状态来检测GPIO的状态。配置为输出时,它将写入关联寄存器的值并控制受控GPIO的状态。

IP可以连接到CPU总线或用于需要I / O的内存组织的桥接/外设。IP发生器可根据GPIO的数量来配置,以灵活使用GPIO端口。

特征

  • 通过单独的寄存器设置或清除输出,以允许并行控制输出
  • 通过单个寄存器设置或清除输出
  • 单独的输入和输出数据和控制寄存器
  • 输出寄存器反映输出驱动状态
  • 输入寄存器反映输入状态
  • 所有输入都可作为INT源配置,具有可配置的边缘或级别检测
  • 中断符合晶格中断接口(LINTR)

框图

文件

快速参考
下载
标题 数字 版本 日期 格式 大小
GPIO IP核
FPGA-IPUG-02076 1.9 12/8/2020 PDF. 1.4 MB.
标题 数字 版本 日期 格式 大小
GPIO IP核
1.0 3/31/2018 IPK 86.4 KB.
GPIO IP核心用户指南
1.0 2/21/2018 PDF. 709.1 KB

*单击“更改通知我”按钮,表示您同意接收所选文档更改通知。

与大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站,您同意使用cookie,如我们所述Cookie政策.