GPIO扩展者

参考设计徽标对于许多应用,需要bobappios下载地址比微处理器上可用的更通用I / O(GPIO)端口。该设计提供了一种使用格子PLD作为GPIO扩展器的解决方案。当微处理器没有足够的I / O端口时,它提供额外的控制(控制信号和数据输出信号)和监视(输入数据信号)功能。该设计通过公共时序规范与后端设备接口微处理器。

跳到

框图

性能和规模

测试设备* 表现 I / O引脚 设计尺寸 修订
LCMXO640C-3T100C Verilog / VHDL. > 100 MHz. 47. 238/206 luts. 1.2
LC4256ZE-5TN100C Verilog / VHDL. > 100 MHz. 47. 187/194宏小区 1.2
LFE3-17EA-6FTN256C Verilog / VHDL. > 100 MHz. 47. 242/211 LUTS. 1.3
LFXP2-5E-5TN144C. Verilog / VHDL. > 100 MHz. 47. 277/274 LUT 1.3
LPTM10-12107-3FTG208CE. Verilog / VHDL. > 100 MHz. 47. 250/207 LUTS. 1.2

*也可以在其他设备中工作。

笔记:上面显示的性能和设计尺寸仅估计。实际结果可能根据所选择的参数,时序约束和设备实现而变化。有关详细信息,请参阅设计的文档。除非另有说明,否则所有编码和设计工作都在PC平台上完成。

文件

技术资源
标题 数字 版本 日期 格式 尺寸
GPIO扩展器,文件
RD1065. 1.3 2011年11月4日 PDF. 280.6 KB.
GPIO扩展器,源代码
RD1065. 1.3 2011年11月4日 压缩 195.5 KB.

*单击“通知”按钮“通知”按钮,您同意接收关于所选文档的更改的通知。

与大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站,您同意使用cookie,如我们所述Cookie政策