| 测试设备* |
语 |
性能 |
I / O引脚 |
设计尺寸 |
修订 |
| LCMXO640C-3T100C |
Verilog / VHDL. |
> 80 MHz. |
28. |
37 Luts. |
1．1 |
| LC4064ZE-4TN100C. |
Verilog / VHDL. |
> 80 MHz. |
28. |
60个宏单元 |
1．1 |
| lptm10-12107-3ftg208ces. |
Verilog / VHDL. |
> 80 MHz. |
28. |
37 Luts. |
1．1 |
1.最大。通过运行格子设计软件的定时分析来获得时钟频率。使用您的设计合并后，请运行定时仿真。
*可能也适用于其他设备。
笔记:上述性能和设计尺寸仅为估算值。实际结果可能会因所选参数、时序约束和器件实现的不同而有所不同。详见设计文档。除非另有说明，所有的编码和设计工作都是在PC平台上完成的。