UART - WIDNBONE兼容

参考设计徽标格子助底兼容UART(通用异步接收器/发射器)外设提供叉骨系统总线和RS232串行通信信道之间的接口。此UART参考设计包含接收器和发射器。接收器对从串行数据输入SIN接收的异步数据帧执行串行并行转换。发送器对从CPU接收的8位数据执行并行于串行转换。为了同步异步序列数据并确保数据完整性,开始,奇偶校验和停止位被添加到串行数据中。在FIFO模式下,TXMTT块中的RXCVER块中的RBR(接收器缓冲寄存器)和TXMTT块中的THR(传输保留寄存器)成为16字深FIFO。在非FIFO模式下,这些都是简单的寄存器。

跳到

框图

性能和规模

测试设备* 表现 I / O引脚 设计尺寸 修订
LCMXO2-1200HC-4TG144 verilog. > 60MHz. 52. 274 LUTS. 1.3
LCMXO2-1200HC-4TG144 VHDL. > 60MHz. 52. 267 luts. 1.3
LCMXO2280C-5T144C verilog. > 60MHz. 52. 253 LUT. 1.3
LCMXO2280C-5T144C VHDL. > 60MHz. 52. 256 LUT. 1.3
LFXP2-5E-5TN144C. verilog. > 60MHz. 52. 323 LUT 1.3
LFXP2-5E-5TN144C. VHDL. > 60MHz. 52. 312 LUT 1.3

*也可以在其他设备中工作。

笔记:上面显示的性能和设计尺寸仅估计。实际结果可能根据所选择的参数,时序约束和设备实现而变化。有关详细信息,请参阅设计的文档。除非另有说明,否则所有编码和设计工作都在PC平台上完成。

文件

技术资源
标题 数字 版本 日期 格式 尺寸
WILTBONE UART - 源代码
RD1042 1.6 2014年12月1日 压缩 58.5 MB.
WILTBONE UART - 文档
FPGA-RD-02137 1.7 2/5/2021 PDF. 1.1 MB.

*单击“通知”按钮“通知”按钮,您同意接收关于所选文档的更改的通知。

与大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站,您同意使用cookie,如我们所述Cookie政策