为什么我不能用低电流设置来驱动长PCB轨迹并获得良好的信号质量?
当IO输出电流设置为高时，LVCMOS IOs驱动长PCB轨迹通常会在接收器上显示超调。当IO输出电流设置较低时，接收到的波形在长PCB轨迹上可能会有些失真。当驱动长PCB轨迹时，这是一个常见的问题。您可能会想，有一个IO输出电流设置没有超调和良好的信号质量，但对于大多数典型的LVCMOS输出在较高的VCCIO电压，这通常不是情况，除非您添加一个外部串联电阻。
众所周知，LVCMOS IO具有稳定的输出阻抗，当IO设置为大约4ma时，输出阻抗接近于典型PCB轨迹的值。考虑到这一点，通常认为低电流设置可以驱动具有良好信号质量的长PCB道，并且对于从无端长PCB道返回到输出IO的信号具有低反射。当输出IO在IBIS或HSPICE模拟器上模拟，或建立在PCB上，波形在接收器上看到典型的严重扭曲，显示“阶梯”属性和反射都超过和低于开关信号的预期最终值。
波形失真的原因是IOs在切换间隔期间并不总是看起来像一个恒定的阻抗。当需要大大高于额定电流设置时，输出IOs将趋于电流限制，因此在IO上的开关状态输出电压小于要求，并且在限流时IO的输出阻抗将大大增加。由于没有足够的电流来瞬间“充电”PCB轨迹，开关边缘的初始部分将会更少，并且由于沿PCB轨迹的反射，当PCB轨迹充电时，一个“阶梯”波形将会出现。随着IO输出阻抗在当前有限的边过渡时间内大大增加，当从长PCB道的无端端返回反射时，在PCB道的IO端会有更多的信号边缘反射。从本质上说，PCB轨迹将开始充满沿PCB轨迹来回反弹的不同高度的信号边缘反射，直到来自PCB轨迹两端的反射消失。输出IO信号最终将稳定在输出IO试图切换到的最终值。如果IO的切换速度快于PCB轨迹上的边缘反射，那么接收端看到的波形会变得相当难以识别，并且接收到的信号对于驱动输入IO将不是很有用。
解决方案通常用于改善信号质量，使全高度波形到达接收器是设置输出IO到最大电流设置，然后在输出IO附近添加一个33欧姆电阻。这提供了大约相同的输出阻抗作为4ma IO电流设置，但现在输出IO电流限制效应被消除，因为IO永远不会达到它的最大电流，当然外部电阻也没有电流限制。如果您在使用20ma设置时关心SSO，那么它可能没有您想象的那么糟糕。添加了串联电阻后，IO输出的单点登录值下降，现在更接近于VCCIO设置为10ma =3.3v时的单点登录值，并在VCCIO电压更低时进一步降低。