I2C总线主控

参考设计标志该参考设计是为了演示如何用莱迪思的CPLD / FPGA器件构建和使用快速和可配置的I2C总线主控制器。I2C总线主控制器提供了灵活性,设计者可以使它与多达128个不同的I2C从设备进行通信,以标准或快速模式工作,处理范围从1到256字节。用户还可以编写硬件描述语言(VHDL)代码,以满足自己的具体要求,从而减少占用宝贵的CPLD / FPGA资源,并同时保持他们所期望的莱迪思器件的速度性能。这个设计符合飞利浦的I2C总线规范1.0版本。

立即跳转到

性能和尺寸

器件系列 经测试的器件* 性能 I / O引脚 占用资源 版本
ECP5™7 LFE5U-45F-6MG285C > 33 mhz 18 198附近地区 5.8
LatticeECP3™1 LFE3-17EA-6FTN256C > 33 mhz 18 200附近地区 5.8
machxo3l™8 lcmxo3l - 4300 c - 6 bg256c > 33 mhz 18 204 LUTs (Verilog-LSE源) 5.8
190 LUTs (Verilog-Syn Source)
200 LUT(VHDL-LSE来源)
191 LUTS(VHDL-SYN来源)
machxo2™2 lcmxo2 - 256 hc - 4 tg100c > 33 mhz 18 191附近地区 5.8
MachXO™3. LCMXO256C-3T100C. > 33 mhz 18 192 Luts. 5.8
LatticeXP2™4 LFXP2-5E-5M132C > 33 mhz 18 201附近地区 5.8
ISPMACH®4000ze.5 LC4256ZE-5TN144C. > 33 mhz 18 154附近地区 5.8
平台经理™6 lptm10-1247-3tg128ces. > 33 mhz 18 192 Luts. 5.8

1.使用LFE3-17EA-6FTN256C器件和晶格钻石™3.1设计软件测得的性能和资源使用数据。
2.使用LCMXO2-256HC-4TG100C器材和所有LSE(莱迪思融合引擎)的格子Diamond™3.1设计软件测得的性能和资源使用数码。
3.使用LCMXO256C-3T100C器件和带有伦敦的晶格钻石™3.1设计软件测得的性能和资源使用数据。
4.使用LFXP2-5E-5M132C器件和晶格钻石™3.1设计软件测得的性能和资源使用数据。
5.使用LC4256ZE-5TN144C器件和ispLEVER®1.4经典软件测得的性能和资源使用数据。
6.使用lptm10 - 1247 - 3 - tg128ces器件和晶格钻石™3.1设计软件测得的性能和资源使用数据。
7.使用LFE5U-45F-6MG285C器件和带有伦敦的晶格钻石™3.1设计软件产生测得的性能和资源使用数据。
8.使用LCMXO3L-4300C-6BG256C器材和销售LSE的晶片™3.1设计软件以及SynplifyPro®测得的性能和资源使用数控。

*也可用力器材。

注意:以上的所示和设计仅仅估计。实际结果可能所选择的次数,时尚和所用的。若要了解更详细,请查阅设计文。除非查阅设计文明。除非另有望明,没有的代码和设计工作又在个人电脑平台上的。

文章

技术资源
标题 版本 日期 格式 文件大小
MachXO的i2C主控制器源代码
7/1/2005 邮政编码 6.3 MB.
I2C(内部集成电路)主控制器-源代码
RD1005 5.9 1/10/2015 邮政编码 809.7 KB
I2C(集成电路)主控制器-文档
RD1005 5.8 3/6/2014 PDF 987.4 KB
像大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们也允许第三方在我们的网站上放置cookie。如继续使用本网站,即表示您同意使用我们所述的cookiesCookie政策