FPGAアプリケーション空間の再定義-LatticeECP2とLatticeECP2Mファミリは,最大95 kの附近地区と最大5.3ビットのブロックRAMと分散RAMを備えており,以前は高コストのFPGAにしかなかった機能を搭載しています
电脑を使用した高速SERDES-PCI表达,イーサネット对(1 GbEおよびSGMII), OBSAIおよびCPRIを含む一般的なデータプロトコルのアレイに対応するように,ジッター耐性の高い,pcブロック付き低伝送并行转换器を構成できます
電力消費のないパフォーマンス-LatticeECP2 / Mファミリが最大840 MbpsのLVDS I / O, DDR1/2 (533 Mbps), SPI4.2(750)に対応できないと考えるかもしれませんが,可能です