D16750是与TL16C750功能相同的通用异步接收器/发射器（UART）的软核。D16750允许两种模式中的串行传输：UART模式和FIFO模式。在FIFO模式中，内部FIFO被激活允许64字节（RCVR FIFO中每个字节的3位错误数据）以存储在接收和传输方向上。D16750在从外围设备或调制解调器接收的数据字符上执行串行类别转换，以及从CPU接收的数据字符上的并行串行转换。CPU可以在功能操作期间随时读取UART的完整状态。报告的状态信息包括由UART执行的传输操作的类型和条件，以及任何错误条件（奇偶校验，超级，帧或中断）。D16750包括可编程波特率发生器，能够将定时参考时钟除以1至（216-1）的除数，并产生16×时钟，用于驱动内部发射器逻辑。还包括规定以使用此16×时钟来驱动接收器逻辑。D16750具有完整的调制解调器控制能力和处理器 - 中断系统。中断可以对用户的要求进行编程，最大限度地减少处理通信链路所需的计算。
在FIFO模式下，有一个可选择的自动流控制功能，可以通过自动控制通过RTS输出和CTS输入信号来显着降低软件过载并提高系统效率。
单独的波特CLK线允许设置精确的传输速度，而UART内部逻辑以CPU频率计时。
支持两个DMA模式：单次传输和多转移bob电子竞技俱乐部。这些模式允许UART接口到更高的性能DMA单元，可以在CPU周期或执行多个字节转移之间交换它们的转移。
配置功能允许用户在合成过程中启用或禁用调制解调器控制逻辑和FIFO的控制逻辑，更改FIFO大小。因此，在具有bobappios下载地址区域限制的应用程序中，UART仅在16450模式下工作，禁用调制解调器控制和FIFO允许节省大约50％的逻辑资源。
核心是完美的应用程序，其中UART核心和微控制器bobappios下载地址由相同的时钟信号计时，并且在相同的ASIC或FPGA芯片内实现，以及独立实现，其中需要在单个芯片内实现多个UARTS，并由一些片外设备驱动。由于通用接口D16750核心实现和验证非常简单，通过消除完整系统中的许多时钟树。