使用SD总线的SD闪存控制器

相关产品

latticereferencedesign-logo.本参考设计提供了一种基于OpenCores SD Card Mass Storage Controller的SD Flash Controller设计。控制器一侧连接SD卡，另一侧连接WISHBONE总线。主机与SD卡之间的所有传输和接收均遵循SD卡协会发布的SD物理层简化规范2.0。这个参考设计被设计用于可以将SD卡识别为系统磁盘的文件系统。

    特征

    • 汉语主机界面
    • DMA
    • 缓冲区描述符（BD）
    • 符合SD物理层简化规范2.0
    • bob电子竞技俱乐部支持4位SD模式
    • 用变量尺寸写/读取FIFO
    • 内部实现的CRC16的数据线和CRC7的命令行

    跳转到

    框图

    性能和尺寸

    设备的家庭 测试设备* 表现 I / O引脚 设计尺寸 修订
    ECP5™1 lfe5um - 85 f - 8 mg756c > 50兆赫 203 1800 LUT（Verilog来源） 1.4
    latticeecp3™1 lfe3 - 95 - ea - 7 - fn1156c > 75 MHz. 203 1614 LUT（Verilog来源） 1.4
    MachXO3L™5. LCMXO3L-4300C-6BG256C > 50MHz. 203 1834 lut (Verilog-LSE源)
    1605 LUTs (Verilog-SYN源)    		 4.7
    MachXO2™2 lcmxo2 - 7000 hc - 6 bg332c > 50兆赫 203 1824 LUT（Verilog源） 1.4
    machxo™3. LCMXO2280C-4FT324C > 50兆赫 203 1822附近地区 1.4

    1.使用LFE3-95EA-7FN1156C和Lattice Diamond 3.1设计软件生成性能和利用特性。
    2.使用LSE钻石3.1设计软件使用LCMXO2-7000HC-6332C生成性能和利用特性。
    3.使用带LSE钻石3.1设计软件的LCMXO2280C-4FT324C生成性能和利用特性。
    4.使用LY5UM-85F-8MG756C与LSE设计软件使用LFE5um-85F-8MG756C生成性能和利用特性。
    5.使用LED钻石3.1设计软件使用LCMXO3L-4300C-6BG256C生成性能和利用特性。

    *也可以在其他设备上工作。

    注意：上面显示的性能和设计尺寸仅是估计值。实际结果可能根据所选择的参数，时序约束和设备实现而变化。有关详细信息，请参阅设计的文档。除非另有说明，否则所有编码和设计工作都在PC平台上完成。

    文件

    技术资源
    标题 数字 版本 日期 格式 大小
    SD Flash Controller Using SD Bus -文档
    		 RD1088 1.4 2014年3月3日 PDF. 1.4 MB.
    SD闪存控制器使用SD总线 - 源代码
    		 RD1088 1.4 2014年3月3日 压缩 5 MB

    *单击“通知更改”按钮，您同意接收对您所选文档的更改的通知。

    与大多数网站一样，我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置cookie。继续使用本网站，您同意使用饼干如我们所描述的饼干的政策．

    关于我们

    销售量

    bob电子竞技俱乐部
    晶格二维码