的双数据速率(DDR)同步动态随机存取存储器(SDRAM)控制器是一个通用内存控制器,与工业标准DDR SDRAM接口。内存控制器为用户的应用程序提供了一个通用的命令接口。该接口减少了将模块与应用程序的其余部分集成的工作量,并减少了处理DDR SDRAM命令接口的需要。存储器的时序参数可以通过作为配置接口的一部分输入到核心的信号来设置。这使得可以在不同的内存设备之间切换和修改定时参数,以适应使用相同网表的应用程序。
硬件演示
此IP内核的硬件演示比特流可用于Latticeec Advanced评估板。在此页面上的资源框中的“设计文件”链接,可以下载其操作的比特流。