DDR3 SDRAM控制器

通用DDR3内存接口控制器

相关产品


通讯订阅

格子双数据速率（DDR3）同步动态随机存取存储器（SDRAM）控制器是通用内存控制器，其与符合JESD79-3，DDR3 SDRAM标准的行业标准DDR3内存设备/模块接口，并提供通用命令界面到用户应用程序。bobappios下载地址DDR3 SDRAM是下一代DDR SDRAM存储器技术，其具有更快的速度，减少的SSO和由于“飞行”路由信号而降低路由，而不是低偏斜树分布。该核心减少了将DDR3内存控制器与应用程序的其余部分集成的努力，并最大限度地减少直接处理DDR3存储器接口的需要。

DDR3 SDRAM控制器IP核心引脚推出生成实用程序

DDR3引脚放电生成实用程序是一种GUI工具，可以生成包含用于使用DDR3 SDRAM控制器IP核心的设计信息的引脚和偏好文件。有关此实用程序的更多信息，包括下载和文档这里可用。

特征

  • 与JESD79-3，DDR3 SDRAM标准符合JESD79-3的工业标准DDR3 SDRAM组件和模块的界面
  • 在-8速度设备中，在高达400 MHz / 800 Mbps的速度下界面到DDR3 SDRAM
  • bob电子竞技俱乐部支持存储器数据路径宽度为-8，-16，-24，-32，-40，-48，-56，-64和-72位
  • bob电子竞技俱乐部支持X4，X8和X16设备配置
  • bob电子竞技俱乐部支持无缓冲的DDR3 DIMM和DDR3 RDIMM模块

    跳到

    框图

    性能和规模

    ECP5.1
    参数 切片 luts. 寄存器 I / O.2 F最大限度（MHz）3.
    数据总线宽度：8（x8） 1800 2600 1700 42.
    		 400 MHz（800 Mbps）
    数据总线宽度：16（x8） 1900 2650. 1900 53.
    		 400 MHz（800 Mbps）
    数据总线宽度：24（x8） 2000年 2850. 2050. 64.
    		 400 MHz（800 Mbps）
    数据总线宽度：32（x8） 2100. 2950. 2250. 75.
    		 400 MHz（800 Mbps）
    数据总线宽度：40（x8） 2200 3000. 2450. 86.
    		 400 MHz（800 Mbps）
    数据总线宽度：48（x8） 2450. 3200 2650. 97.
    		 400 MHz（800 Mbps）
    数据总线宽度：56（x8） 2600 3250. 2850. 108.
    		 400 MHz（800 Mbps）
    数据总线宽度：64（x8） 3450. 3450. 3100 119.
    		 400 MHz（800 Mbps）
    数据总线宽度：72（x8） 3500. 3500. 3300. 130.
    		 333 MHz（666 Mbps）

    1.使用带LFE5U / LFE5UM控制包的晶片菱形3.2设计软件，针对LFE5U / LFE5UM-85F-8MG756器件来生成性能和利用数据。在使用不同的软件版本或针对ECP5系列内的不同设备密度或速度等级时，性能可能会有所不同。
    2. I / O列中显示的数字表示DDR3内存接口处的主I / O数。不包括用户界面（本地端）I / O.
    3.当数据宽度为56位或更小时，DDR3 IP核心可以在最快的速度等级（-8）中以400 MHz（800 ddr3）运行，并且使用一个芯片选择。

    LatticeEcp3.1,2,3
    参数 切片 luts. 寄存器 I / O. F最大限度（MHz）
    数据总线宽度：8（x8） 1741. 2519. 1764年 42. 400 MHz（800 Mbps）
    数据总线宽度：16（x8） 1947年 2661 2129.
    		 53. 400 MHz（800 Mbps）
    数据总线宽度：24（x8） 2157.
    		 2820. 2467 64. 400 MHz（800 Mbps）
    数据总线宽度：32（x8） 2337 2934. 2803 75. 400 MHz（800 Mbps）
    数据总线宽度：40（x8） 2266 2890 2685. 86. 400 MHz（800 Mbps）
    数据总线宽度：48（x8） 2401 2968 2886. 97. 400 MHz（800 Mbps）
    数据总线宽度：56（x8） 2532 3080.
    		 3112.
    		 108. 400 MHz（800 Mbps）
    数据总线宽度：64（x8） 2662 3212.
    		 3320.
    		 119. 400 MHz（800 Mbps）
    数据总线宽度：72（x8） 2795 3348. 3469. 130. 333 MHz（666 Mbps）

    1.使用格子钻石1.4软件来生成性能和利用数据，针对LFE3-150EA-8FN1156C设备。在使用不同的软件版本或针对LatticeEcp3系列内的不同设备密度或速度等级时，性能可能会有所不同。
    2. EA Silicon支bob电子竞技俱乐部持。
    3.当数据宽度为64位或更小时，DDR3 IP核心可以在最快的速度（-8，-8L或-9）中以400 MHz（800ddr3）运行，并且使用一个芯片选择。

    订购信息

    家庭 许可证类型 零件号
    CERTUS-NX. 单设计 DDR3-P-CTNX-U.
    多网站 DDR3-P-CTNX-UT
    Crosslink-NX. 单设计 DDR3-P-CNX-U.
    多网站 DDR3-P-CNX-UT
    ECP5. 单设计 DDR3-E5-U
    多网站 DDR3-E5-UT
    latticeecp3（ea） 单设计 DDR3-P-E3-U1
    多网站 DDR3-P-E5-UT1

    IP版本：1.4。

    评估：要下载此IP的完整评估版本，请转到IPExpress工具，然后单击工具栏中的IP服务器按钮。所有Latticecore IP核心和可用于下载的模块将可见。有关查看/下载IP的更多信息，请阅读IP Express快速入门指南。

    购买：要了解如何购买IP内核，请联系您的当地格子销售办事处。

    文件

    快速参考
    信息资源
    下载
    标题 数字 版本 日期 格式 尺寸
    DDR3 SDRAM控制器IP核心 - 格子钻石软件
    		 FPGA-IPUG-02047 2.2 10/11/2020 PDF. 3.6 MB.
    LatticeEcp3 DDR3演示为LatticeEcp3 I / O协议板用户指南
    		 UG38 01.4 2012年6月8日 PDF. 2.7 MB.
    DDR3 SDRAM控制器IP核心 - 格子辐射软件
    		 FPGA-IPUG-02086 1.4 11/12/2020 PDF. 1.5 MB.
    标题 数字 版本 日期 格式 尺寸
    ipExpress快速入门指南
    		 2010年8月5日 PDF. 304.8 KB.
    标题 数字 版本 日期 格式 尺寸
    实现DDR3内存控制器（LatticeEcP3）
    		 1.0 3/10/2010 PDF. 147.9 KB.
    标题 数字 版本 日期 格式 尺寸
    latticeecp3 ddr3演示
    		 1.4 2012年6月8日 压缩 235.3 KB.

    *单击“通知”按钮“通知”按钮，您同意接收关于所选文档的更改的通知。

    与大多数网站一样，我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站，您同意使用cookie，如我们所述Cookie政策。

    关于我们

    销售量

    bob电子竞技俱乐部
    格子QR码