SLVS-EC接收机IP核

可扩展的低电压信号嵌入式时钟接收器IP核

SLVS-EC RX IP为FPGA提供了一个接口,用于接收来自CMOS图像传感器的串行数据,并提供了将传入的串行数据转换为并行像素数据格式的解决方案。这可以接收多达8车道的差分串行数据运行在每车道最大5 Gbps。

PMA/PCS IP实例化的MPCS (Multi-Protocol PCS)软IP支持PHY层定义的bob电子竞技俱乐部SLVS-EC功能,并支持PHY层定义的链路层功能。

特性

  • 符合SLVS-EC协议规范v2.0
  • 向后兼容SLVS-EC协议规范v1.2
  • bob电子竞技俱乐部支持PHY层定义的功能,使用CertusPro-NX FPGA设备中的嵌入式PMA/PCS,该设备有两个通道,6.25 Gbps的序列化/反序列化8b10b编码/解码
  • bob电子竞技俱乐部每条线路最多支持8路,波特率最大为5gbps
  • bob电子竞技俱乐部支持AXI4-STREAM协议作为数据接口的可选选项,支持AMBA 3 APB协议v1.0用于注册访问以控制IP

跳转到

框图

性能和尺寸

该表显示了使用Lattice Radiant软件3.0的LSE对LFCPNX-100-9BBG484C的配置和资源利用情况。
配置 Clk Fmax (MHz) * 寄存器 附近地区 可编程I / O 需求方 sysMEM ebr
4车道
RAW10
波特三年级
FIFO深度= 16
125 7596 26292 10 36 24

订购信息

家庭 许可类型 订购零件号
CertusPro-NX 一种设计许可 SLVS-EC-RX-CPNX-U
多站点许可 SLVS-EC-RX-CPNX-UT

文档

快速参考
标题 数量 版本 日期 格式 大小
SLVS-EC接收机IP核-点阵辐射软件
fpga - ipug - 02125 1.3 6/23/2021 PDF 1.8 MB

*点击“更改通知我”按钮,表示您同意接收您所选文件的更改通知。

像大多数网站一样,我们使用cookie和类似的技术来增强用户体验。我们也允许第三方在我们的网站上放置cookie。继续使用本网站,即表示您同意使用我们所述的cookie饼干的政策