| 测试设备* |
语言 |
性能 |
I / O引脚 |
设计的尺寸 |
修订 |
| LCMXO640C-3T100C |
Verilog /硬件描述语言(VHDL) |
> 80 MHz |
28. |
37附近地区 |
1．1 |
| LC4064ZE-4TN100C |
Verilog /硬件描述语言(VHDL) |
> 80 MHz |
28. |
60个宏单元 |
1．1 |
| LPTM10-12107-3FTG208CE. |
Verilog /硬件描述语言(VHDL) |
> 80 MHz |
28. |
37附近地区 |
1．1 |
1.最大。通过运行格子设计软件的定时分析来获得时钟频率。使用您的设计合并后，请运行定时仿真。
*也可以在其他设备上工作。
笔记:上述性能和设计尺寸仅为估算值。根据所选择的参数、时间限制和设备实现，实际结果可能会有所不同。详情请参阅设计文档。除非另有说明，所有的编码和设计工作都是在PC平台上完成的。