通用异步接收/发送器(UART)对从外围设备或调制解调器接收到的数据字符执行串行到并行转换，并对从CPU接收到的数据字符执行并行到串行转换。CPU可以在功能操作期间随时读取UART的完整状态。报告的状态信息包括UART正在执行的传输操作的类型和条件，以及任何错误条件(奇偶校验、帧或中断中断)。
UART具有完整的调制解调器控制能力和一个处理器-中断系统。中断可以根据用户的要求进行编程，使处理通信链路所需的计算量最小化。本设计的寄存器集和数据传输协议与美国国家半导体PC16550D UART兼容。
本参考设计是在Verilog中实现的。Lattice iCEcube2™Place and Route工具与Synplify Pro合成工具集成，用于实现设计。该设计使用了iCE40™超低密度FPGA，可以针对其他iCE40家族成员。