Lattbob投注软件ice Semiconductor RISC-V MC CPU软IP包含一个32位RISC-V处理器核心和可选的子模块-定时器和可编程中断控制器(PIC)。CPU核心支持RV32I指bob电子竞技俱乐部令集、外部中断和调试功能，符合JTAG - IEEE 1149.1标准。
Timer子模块是一个64位实时计数器，它将一个实时寄存器与另一个寄存器进行比较，以断言定时器中断。PIC子模块将多达8个外部中断输入聚合为一个外部中断。子模块寄存器由处理器核心使用32位AHB-L接口访问。
该设计是在Verilog HDL中实现的。它可以配置和生成使用Lattice Propel Builder软件。它可以针对CrossLink-NX和MachXO3D FPGA器件，并使用与Synplify Pro合成工具集成的Lattice Radiant软件或Lattice Diamond软件Place and Route工具实现。