SLVS-EC接收器IP核心

可扩展的低压信令嵌入式时钟接收器IP核心

SLVS-EC RX IP提供FPGA一个接口以从CMOS图像传感器接收串行数据,并提供将输入串行数据转换为并行像素数据格式的解决方案。这可以最多可收到八个差分串行数据,每箱最多运行5 Gbps。

PMA/PCS IP实例化的MPCS (Multi-Protocol PCS)软IP支持PHY层定义的bob电子竞技俱乐部SLVS-EC功能,并支持PHY层定义的链路层功能。

特征

  • 符合SLVS-EC协议规范V2.0
  • 与SLVS-EC协议规范V1.2的兼容性
  • bob电子竞技俱乐部支持PHY层使用CertusPro-NX FPGA设备中的嵌入式PMA / PC定义的功能,该嵌入式PMA / PC具有两个6.25 Gbps序列化器/ Deserializer的通道,其中8B10B编码/解码
  • bob电子竞技俱乐部最多可支撑八个车道,每个车道最多运行5 Gbps波特率
  • bob电子竞技俱乐部支持AXI4-Stream协议作为数据接口和AMBA 3 APB协议V1.0的可选择选项,用于控制IP的注册访问

跳转到

框图

性能和规模

此表显示了使用LATTICE辐射软件3.0的LSE LFCPNX-100-9BBG484C的配置和资源利用。
配置 CLK FMAX(MHz)* 寄存器 附近地区 可编程I / O. DSPS. sysmem ebrs.
4车道
RAW10
波特三年级
FIFO深度= 16
125. 7596. 26292 10. 36. 24.

订购信息

家庭 许可证类型 订购部件号
certuspro-nx. 单设计许可证 SLVS-EC-RX-CPNX-U
多站点许可 SLVS-EC-RX-CPNX-UT

文件

快速参考
标题 数字 版本 日期 格式 尺寸
SLVS-EC接收器IP核心 - 格子辐射软件
FPGA-IPUG-02125 1.3 6/23/2021 PDF. 1.8 MB.

*单击“通知”按钮“通知”按钮,您同意接收关于所选文档的更改的通知。

与大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站,您同意使用cookie,如我们所述Cookie政策