双HiSPi传感器接口到并行ISP桥接参考设计使两个图像传感器合并到一个ISP中。有许多应用需要两个传感器。例如:3 d视频,精确的工厂自动化控制,汽车驾驶记录器黑盒,安全摄像机的准确分析等。在这个设计中,两个Aptina 9 mt024/34 HiSPi传感器(720 p)输入到一个LatticeMachXO2器件。LatticeMachXO2反序列化两个传感器接口,然后使用LP更快进行帧缓冲来组合图像。输出是合并后的图像的并行总线,使ISP可以处理数据流。LatticeMachXO2是一款低成本,非易失性FPGA。与LP SDRAM相结合,它为两个图像传感器到ISP的桥接提供了一个高效和成本有效的解决方案。
双HiSPi传感器参考设计可以使用双传感器接口板(DSIB)以及HDR-60和两块9 mt024 Nanovesta板进行演示。查看下图，了解演示设置。
欲了解更多有关HDR-60板和9 mt024 Nanovesta传感器板的信息,请访问www.cogicecumenical.com/HDR60。有关双传感器演示示例概述，请下载DSIB的快速入门指南或EB69 DSIB评估板用户指南。