多端口连接器(BSCAN2)

相关产品

参考设计标志根据IEEE 1149.1边界扫描系统，每个复杂系统都可以具有多于一个边界扫描符合扫描端口。如果这些扫描端口中的每一个都链接在一起，那么增强扫描能力的机会肯定会增加。在这种设计中，通过实现IEEE 1149.1端口的指令，通过实现多个扫描端口将多个扫描端口连接在一起。MSP（多扫描端口）设备可用于链接四个本地扫描端口，或者可以完全绕过。提供了启用信号，当低时，器件输出是三个规定的，所以格子ISPdownload®电缆可以直接用于系统编程的次要链条上。

    跳到

    框图

    性能和尺寸

    设备家庭 测试设备* 性能 I / O引脚 利用 修订
    并实现
    machxo2™1 lcmxo2-256HC-
    4 tg100c    		 > 30MHz. 30. 88 LUTs (Verilog源代码)
    85 LUTs (VHDL源)    		 4.6
    MachXO™2 LCMXO256C-5T100C > 30MHz. 30. 88 LUTs (Verilog源代码)
    85 LUTs (VHDL源)    		 4.6
    LatticeXP2™3. LFXP2-5E-5M132C > 30MHz. 30. 83 LUT（Verilog源）
    84 LUTs (VHDL源)    		 4.6
    ispMACH®4000泽™4 LC4128ZE-5TN100C > 30MHz. 30. 60宏小区
    （Verilog / VHDL源）    		 4.6
    ispMACH®4000 v / B / C / Z™5 LC4128V-27T100C > 30MHz. 30. 60宏小区
    （Verilog / VHDL源）    		 4.6
    平台经理™6 lptm10 - 1247
    3TG128    		 > 30MHz. 30. 88 LUTs (Verilog源代码)
    85 LUTs (VHDL源)    		 4.6
    ECP5™7 lfe5um-85f-
    CABGA756    		 > 30MHz. 30. 88 LUTs (Verilog源代码)
    85 LUTs (VHDL源)    		 4.6
    8-Port资产实现
    machxo2™1 lcmxo2-256HC-
    4 tg100c    		 > 30MHz. 50 129 LUT（Verilog来源）
    122 LUTs (VHDL源)    		 4.6
    MachXO™2 LCMXO256C-5T100C > 30MHz. 50 219 LUT（Verilog来源）
    212 LUTs (VHDL源)    		 4.6
    LatticeXP2™3. LFXP2-5E-5M132C > 30MHz. 50 108 LUTs (Verilog源代码)
    122 LUTs (VHDL源)    		 4.6
    ispMACH®4000泽™4 LC4128ZE-5TN100C > 30MHz. 50 108年宏单元
    （Verilog / VHDL源）    		 4.6
    ispMACH®4000 v / B / C / Z™5 LC4128V-27T100C > 30MHz. 50 108年宏单元
    （Verilog / VHDL源）    		 4.6
    平台经理™8 lptm10 - 12107
    3 ftg208ces    		 > 30MHz. 50 129 LUT（Verilog来源）
    122 LUTs (VHDL源)    		 4.6
    ECP5™7 lfe5um-85f-
    CABGA756    		 > 30MHz. 50 129 LUT（Verilog来源）
    122 LUTs (VHDL源)    		 4.6
    8-Port JTAG实现
    machxo2™1 lcmxo2 - 640 hc -
    4 tg100c    		 > 30MHz. 50 154 LUTs (Verilog源)
    147 LUTs (VHDL源)    		 4.6
    MachXO™2 LCMXO640C-5T100C. > 30MHz. 50 271 LUTs (Verilog源代码)
    147 LUTs (VHDL源)    		 4.6
    LatticeXP2™3. LFXP2-5E -
    5 m132c    		 > 30MHz. 50 148 LUT（Verilog来源）
    149 LUTs (VHDL源)    		 4.6
    ispMACH®4000泽™4 LC4128ZE-5TN100C > 30MHz. 50 127年宏单元
    （Verilog / VHDL源）    		 4.6
    ispMACH®4000 v / B / C / Z™5 LC4128V-27T100C > 30MHz. 50 127年宏单元
    （Verilog / VHDL源）    		 4.6
    平台经理™6 lptm10 - 12107
    3 ftg208ces    		 > 30MHz. 50 154 LUTs (Verilog源)
    147 LUTs (VHDL源)    		 4.6
    ECP5™7 lfe5um-85f-
    CABGA756    		 > 30MHz. 50 193 LUTs (Verilog源代码)
    195 LUTs (VHDL源)    		 4.6

    1.使用LCMX02-640HC-4TG100C和Lattice Diamond®3.1设计软件，结合LSE (Lattice Synthesis Engine)生成性能和利用特性。
    2.使用LCMXO2640C-5T100C和Diamond 3.1设计软件生成性能和使用特性。
    3.使用LFXP2-5E-5M132C使用带格式钻石3.1设计软件来生成性能和利用特性。
    4.使用LC4128ZE-5TN100C与ispLEVER®Classic 1.4软件生成性能和利用特性。
    5.使用LC4128V-27T100C和ispLEVER Classic 1.4软件生成性能和利用特性。
    6.性能和利用率特性使用LPTM10-12107-3FTG208CES与ispLEVER 8.1 SP1软件生成。
    7.使用LATTICE DIAMOND 3.1设计软件使用LFE5um-85f-CABGA756生成性能和利用特性。

    *可能也适用于其他设备。

    请注意：上面显示的性能和设计尺寸仅估计。实际结果可能根据所选择的参数，时序约束和设备实现而变化。有关详细信息，请参阅设计的文档。除非另有说明，否则所有编码和设计工作都在PC平台上完成。

    文档

    快速参考
    技术资源
    标题 数量 版本 日期 格式 大小
    使用多边界扫描端口链接器（BSCan2）
    		 AN8081 01.0. 7/1/2009 PDF 337.3 KB
    标题 数量 版本 日期 格式 大小
    使用多边界扫描端口链接器（BSCan2）
    		 AN8081 01.0. 7/1/2009 PDF 337.3 KB
    标题 数量 版本 日期 格式 大小
    多边界扫描端口连接器-源代码
    		 RD1002 4.6 3/13/2014 邮政编码 2.6 MB
    BSCAN2 -多个扫描端口连接器-文档
    		 FPGA-RD-02106 4.9 1/29/2021 PDF 918.1 KB.

    *点击“更改通知”按钮，即表示您同意收到更改所选文件的通知。

    像大多数网站一样，我们使用cookie和类似的技术来增强您的用户体验。我们也允许第三方在我们的网站上放置cookie。如继续使用本网站，即表示您同意使用我们所述的cookiesCookie政策。

    关于我们

    销售

    bob电子竞技俱乐部
    晶格二维码