LVDS视频接口MachXO2/3和ECP5

相关产品


machxo3.
LatticeReferenceDesign-Logo

由多个数据比特和时钟组成的源同步接口已成为在电子系统内移动图像数据的常用方法。普遍的标准是7：1 LVDS视频界面（用于通道链路，平板和相机链路），这已成为许多电子产品中的共同标准，包括消费者设备，工业控制，医疗和汽车远程信息处理。在许多这些应用中，使用低成本PLDbobappios下载地址用于图像处理的实践已经变得非常常见。

MachXO2、MachXO3和ECP5 PLD系列已专门设计以支持显示接口(7:1 LVDS)视频标准，内置专用硬件接口块。bob电子竞技俱乐部本文档介绍了使用这些设备实现该接口的方法和优点。通过扩展，这些设备对显示接口bob电子竞技俱乐部的支持也证明了硬件实现所有其他LVDS源同步要求的可行性。

两个设计包含在本文档的讨论中。第一个设计是一个简单的环回测试，说明了显示接口发射器和显示接口接收器的使用。第二种设计是将视频数据通过显示接口接收器将视频数据带入PLD的示例，处理它并通过显示接口发射器传输并传递。两种设计都使用MachXO2控制评估板进行了验证。

    跳转到

    框图

    性能和规模

    设计1：环回测试的结果
    设备的家庭 语 速度等级 利用率（LUTS） fmax (MHz) I / o
    ECP53. Verilog-LSE. －8 421 108. 31.
    Verilog-Syn －8 426 108. 31.
    Verilog-LSE. －8 426 108. 31.
    Verilog-Syn －8 421 108. 31.
    machxo3l.2 Verilog-Syn －6 352. 85 31.
    Verilog-LSE. －6 390. 85 31.
    VHDL-Syn －6 354. 85 31.
    VHDL-LSE. －6 413 85 31.
    machxo2.1 Verilog-LSE. －6 390. 85 31.
    Verilog-Syn －6 352. 85 31.
    VHDL-LSE. －6 - - 31.
    VHDL-Syn －6 - - 31.

    1.使用LCMXO2-1200HC-6MG132C使用LatticeDiamond®3.4设计软件产生性能和利用特性。在不同的设备中使用该设计时，密度，速度或等级，性能和利用率可能会有所不同。
    2.使用LCMXO3L-4300C-6BG256C与晶片钻石3.4设计软件产生性能和利用特性。在不同的设备中使用该设计时，密度，速度或等级，性能和利用率可能会有所不同。
    3.使用带格式钻石3.4设计软件的LFE5um-85F-8BG765生成性能和利用特性。在不同的设备中使用该设计时，密度，速度或等级，性能和利用率可能会有所不同。

    设计2:视频演示测试结果
    设备的家庭 语 速度等级 利用率（LUTS） fmax (MHz) I / o
    ECP53. Verilog-LSE. －8 379. 108. 29.
    Verilog-Syn －8 399. 108. 29.
    Verilog-LSE. －8 379. 108. 29.
    Verilog-Syn －8 419 108. 29.
    machxo3l.2 Verilog-Syn －6 327 85 29.
    Verilog-LSE. －6 340 85 29.
    VHDL-Syn －6 327 85 29.
    VHDL-LSE. －6 340 85 29.
    machxo2.1 Verilog-LSE. －6 364. 85 29.
    Verilog-Syn －6 327 85 29.
    VHDL-LSE. －6 413 85 29.
    VHDL-Syn －6 354. 85 29.

    1.使用LCMXO2-1200HC-6MG132C使用带格式钻石3.4设计软件来生成性能和利用特性。在不同的设备中使用该设计时，密度，速度或等级，性能和利用率可能会有所不同。
    2.使用LCMXO3L-4300C-6BG256C与晶片钻石3.4设计软件产生性能和利用特性。在不同的设备中使用该设计时，密度，速度或等级，性能和利用率可能会有所不同。
    3.使用带格式钻石3.4设计软件的LFE5um-85F-8BG765生成性能和利用特性。在不同的设备中使用该设计时，密度，速度或等级，性能和利用率可能会有所不同。

    文件

    技术资源
    标题 数字 版本 日期 格式 尺寸
    MachXO2, MachXO3和ECP5 7:1 LVDS视频接口-源代码
    		 RD1093 1．4 9/17/2015 邮政编码 1.9 MB.
    Machxo2，MachXO3和ECP5 7：1 LVDS视频界面 - 文档
    		 fpga - rd - 02093 1．5 1/22/2021 PDF. 1.2 MB

    *单击“通知”按钮“通知”按钮，您同意接收关于所选文档的更改的通知。

    与大多数网站一样，我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站，您同意使用cookie，如我们所述饼干的政策。

    关于我们

    销售量

    bob电子竞技俱乐部
    格子QR码