HDLC仪器

相关产品

参考设计标志高阶资料连结控制是国际标准化组织(ISO)公布的高级数据链路控制(高级数据链路控制)的缩写。这个数据链路协议位于7层OSI参考模型的数据链路层(第2层)。如今,各种数据链路层协议如LAPB,洛杉矶警察局,LLC和SDLC都是在为协议的基础上进行了一些修改的版本。

CPLD的网站文档包括：.bl1文件适用于ispmach 4000ze，4000和5000vg; .ld1文库使用于ispxpga以及。inngo文档用途于orca orca。

    立即跳转到

    框图

    性能和大小

    系列 器件 通道配置 附近地区 注册 片 f马克斯(MHz)1 版本
    ECP2 LFE2-70E-5F672C 1 104 140 95 88 1.1
    6. 701 855 602 193 1.1
    ECP2M lfe2m - 70 e - 5 - f900c 1 104 140 95 292 1.1
    6. 701 855 602 158 1.1
    XP2. LFXP2-17E-5F256C 1 104 140 95 292 1.1
    6. 701 855 602 163 1.1
    MachXO LCMXO2280C5FT324C 1 105 140 76 227 1.1
    6. 698 855 477. 149 1.1

    1.最大时钟频率是由莱迪思设计软件中的时序分析运行得到。请在加入您的设计后运行时序仿真。

    CPLD的性能和资源使用情况

    经测试的器材 性能 I / O引脚 设计大小 版本
    多通道
    LC51024VG-5F676 81.3兆赫 970/1024菜单元 3．1
    单通道
    LC4256B-3T176C 270.3兆赫 149/256 宏单元 3．1
    LC4256ZE-7MN144C 155.04 MHz. 142/256 宏单元 3．1

    1.最大时钟频率是由莱迪思设计软件中的时序分析运行得到。请在加入您的设计后运行时序仿真。

    注：上面所列的性能和设计大小都仅是估计值。实际结果可能根据所选的参数、时序限制和器件实现有所不同。请参见设计文档，了解详细信息。若无特别说明,所有的代码和设计工作都是在PC平台上完成的。

    文档

    技术资源
    标题 编号 版本 日期 格式 文件大小
    fpga的HDLC控制器-文档
    		 RD1038. 01.1 9/4/2008 PDF 1.1 MB
    HDLC控制器实现在ispMACH 4000ZE和CPLD家族-源代码
    		 RD1009 3．1 7/15/2009 邮政编码 731.5 KB
    用于fpga的HDLC控制器-源代码
    		 RD1038. 1.0 9/4/2008 邮政编码 1.2 MB
    HDLC控制器实现在ispMACH 4000ZE和CPLD家族-文档
    也下载源代码下面    		 RD1009 03.1 7/1/2009 PDF 566 KB.
    像大多数网站一样，我们使用cookie和类似的技术来增强您的用户体验。我们也允许第三方在我们的网站上放置cookie。如继续使用本网站，即表示您同意使用我们所述的cookies饼干的政策。

    关于我们

    销售

    bob电子竞技俱乐部

    格子QR码