QDR SRAM内存控制器


通讯订阅

latticereferencedesign-logo.QDR SRAM是一种新的内存技术，由许多领先的内存供应商定义，用于高性能和高带宽通信应用程序。bobappios下载地址QDR是一个同步流水线突发SRAM，具有两个独立的单向数据总线，专用于以双倍数据速率运行的读写操作。此参考设计利用ORCA系列4库元素IODDR和HioDDR来创建178MHz的双数据速率读/写访问对QDR内存和ORCA 4 FPGA和FPSC设备的目标。

    跳到

    框图

    性能和规模

    家庭 测试设备* PLL使用率 PFU使用率（包括管道模块） 注册使用 最大限度。弗里克。
    ORCA4 FPSC ORSPI4-2FE1036C. 2 2024中75分 643（包括管道模块360寄存器） 178 MHz.
    Latticeec. LFEC20E-4F672C. 2 2464中的75分 613（包括360个管道模块的寄存器） 192 MHz.
    Latticexp. LFX10C-4F388C 2 1216中的71人 612（包括360个管道模块的寄存器） 178 MHz.

    *也可以在其他设备中工作。

    注意：上面显示的性能和设计尺寸仅估计。实际结果可能根据所选择的参数，时序约束和设备实现而变化。有关详细信息，请参阅设计的文档。除非另有说明，否则所有编码和设计工作都在PC平台上完成。

    文件

    技术资源
    标题 数字 版本 日期 格式 尺寸
    QDR内存控制器 - 文档
    		 RD1019 5/3/2005 压缩 2.6 MB.
    QDR内存控制器 - 源代码
    		 RD1019 5/3/2005 压缩 2.6 MB.

    *单击“通知”按钮“通知”按钮，您同意接收关于所选文档的更改的通知。

    与大多数网站一样，我们使用cookie和类似的技术来增强您的用户体验。我们还允许第三方在我们的网站上放置Cookie。通过继续使用本网站，您同意使用cookie，如我们所述Cookie政策。

    关于我们

    销售量

    bob电子竞技俱乐部
    格子QR码