莱迪思推动为软件开发者打开无限可能的新世界

你是否在开发嵌入式系统软件？你是否对使用RISC-V处理器感兴趣?你是否希望能轻松快速地创建精确满足你应用需求的RISC-V设备,而无需了解硬件设计的知识?如果你的答案是肯定的，那么就下来的内容一定能让你有所收获。

嵌入式设计领域的变化可谓日新月异。直到最近，像安防、分析、人工智能和机器学习等计算密集的任务都主要在云端完成。如今，此类任务越来越多地部署在网络边缘设备上，网络边缘即互联网与现实世界交汇互连的边界。

另一个趋势是RISC-V处理器的使用迅速增长。RISC-V是基于已有的精简指令集计算机（RISC）原则的开源指令集架构，可通过开源许可获得。正如Jeff Shepard在MicrocontrollerTips.com网站上发表的题为《RISC-V将不断增长并提供稳定性、可扩展性和安全性》的文章所阐述的那样：“Semico Research预计截至2025年，售出的RISC-V CPU核的数量将达到624亿。尽管这一数字仅占整个CPU核心市场的6％，但是RISC-V作为新兴技术，大多数设计人员应该了解并熟悉它。”

同样令人感兴趣的是嵌入式系统中FPGA的使用越来越多。FPGA的并行处理非常适合进行某些数据处理任务(包括许多AI /毫升算法)。传统的微处理器(微控制器)和微控制器(单片机)在执行决策任务时效率很高,但是在实现原始数据处理算法时,无论是处理时间还是功耗都不太理想。而FPGA的可编程架构(图1)经配置可实现硬件加速器(HA)功能,以大规模并行方式执行任务(图1 b),从而显著提高性能,降低延时,同时功耗相对较低。

图1.硬件加速器和RISC-V处理器的组合在包括嵌入式视觉,安防和人工智能在内的各种应用中均具有优势。

许多情况下还需要使用可以执行高级决策和控制功能的中央处理器(CPU)来强化硬件加速器。不同于直接在芯片中实现的硬核CPU、FPGA的可编程架构能够实现软核CPU以及相关的总线结构(地址,数据,控制)和任何所需的外设IP功能(图1 c)。

目前软件开发者通常面临的一个难题就是:一想到要使用传统的FPGA设计工具和硬件描述语言(HDL)就望而却步。结果就只能依赖硬件设计工程师来配置和实现基于FPGA的RISC-V处理器。

解决方案就是采用莱迪思PropelTM,该工具采用了基于图形用户界面(GUI)的先进设计环境,任何用户(无论是否具有FPGA专业知识)都能使用其拖放式的设计方式快速构建和配置基于RISC-V处理器的设计。

图2.无论是简单的“Hello World”应用还是复杂的嵌入式控制和数据处理系统,推动都能让用户快速完成设计

除了拖放IP实例化,推动构建器还能自动进行引脚连接,通过向导配置和设置参数以及采用按构造逐步校正进行IP集成。

推动中的推动SDK(软件开发套件)可提供无缝的软件开发环境。它拥有行业标准的集成开发环境(IDE)和工具链。SDK还为推动开发的系统提供软件/硬件调试功能以及软件库和板级支持包(BSP)。

推动输出的是Verilog HDL语言的RTL文件,可以发送到综合引擎,生成可载入FPGA的配置文件。该配置文件可用于莱迪思MachXO3D™、马赫™nx、交联™nx和Certus™nxFPGA系列。

现在，软件开发人员不再需要等待他们的硬件伙伴完成设计。一旦他们使用RISC-V设计配置了FPGA,就可以在基于FPGA的RISC-V实现上运行RISC-V可执行文件,正如在其他任何RISC-V处理器上运行一样。点阵驱动的推出为软件开发者开拓了无限的可能性。

了解更多信息,请访问推动网页,阅读推动白皮书。