具有磨损平衡功能的SPI闪存控制器

相关产品


通迅订阅

参考设计标志闪存已被广泛应系统,以以消费类电子产品的各各功能。

应这情况大大降低了,影响产品的繁体成本。磨损平局是一种技术,通过平等均每个的分数的方法,能够,擦除服务的方法,能够,擦除周的分数分布在没有的段,从而从而延长了闪存每个的使用寿命。

该参考设计实现了针对SPI闪存的数据存储的磨损平衡控制。CPU存储擦除的数目,逻辑映射物理表,有效的页指针到嵌入式内存块(EBR)或用户闪存(UFM),记录SPI闪存的使用情况。叉骨总线用于主设备和损耗均衡控制器之间的接口。

特性

  • 针对命令和数据传输配置寄存器
  • 管理每个段的擦除次数
  • 针对闪存制剂逻辑物理
  • 提供有效的页指针
  • 支持SPI接口
  • 叉骨兼容

立即跳转到

框图

按图放大

性能和尺寸

经测试的器材* 语言 性能 I / O引脚 设计占用资源 结构资源 修订版
lcmxo2-1200hc-5tg100 verilog. > 24 MHz 37. 359附近地区 7 ebr 1.0

* 也可用其他器件.

注:以上所示的性能和设计规模仅是估计。实际结果可能取决于所选择的参数,时序约束和所用的器件。若要了解更详细的情况,请查阅设计文件。除非另有说明,所有的代码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格哈 文件大小
SPI Flash控制器与磨损水平
fpga - rd - 02101 1.1 1/29/2021 PDF 1 MB
SPI Flash控制器与磨损水平-源代码
RD1102 1.0 11/8/2010 邮政编码 952.2 KB
像大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们也允许第三方在我们的网站上放置cookie。如继续使用本网站,即表示您同意使用我们所述的cookies饼干的政策