串行eeprom的I2C总线控制器

参考设计徽标这个I2C总线控制器提供了标准微处理器和I2C串行EEPROM设备之间的接口。它是一个简单的控制器,只提供随机读取周期。SDRAM模块实现了支持I2C协议的串行EPROM。bob电子竞技俱乐部典型地,串行eprom在电路板组装时被编程并存储配置信息,这些信息在上电期间被微处理器读取。本设计假设读者有I2C控制器的使用经验。本设计符合Philips I2C总线规范1.0版。

跳到

框图

性能和尺寸

设备家庭 测试设备* 表现 I / O引脚 设计尺寸 修订
ECP5™6 LFE5U-45F -
6 mg285c
> 50兆赫 18 85 LUTs (Verilog源代码)
85 LUTs (VHDL源)
2.6
LatticeECP3™3. lfe3-17ea-
6 ftn256c
> 50兆赫 18 96 LUT(Verilog源)
94个LUTs (VHDL源)
2.6
machxo3l™7 lcmxo3l-4300c-
6 bg256c
> 50兆赫 18 85 LUT(Verilog-LSE Source)
84 LUTs (Verilog-Syn源)
2.6
84 LUTs (Verilog-LSE Source)
86 LUTs (Verilog-Syn源)
2.6
machxo2™1 lcmxo2 - 1200 hc -
6TG144C.
> 50兆赫 18 86 LUTS(Verilog来源)
85 LUTs (VHDL源)
2.6
machxo™2 LCMXO256E -
3T100C.
> 50兆赫 18 82 LUT(Verilog源)
82路特(VHDL源)
2.6
LatticeP2™4 LFXP2-5E -
5 m132c
> 50兆赫 18 89 LUT(Verilog来源)
90 LUTs (VHDL源)
2.6
ISPMACH®4000ze.5 LC4256ZE -
5TN100C.
> 50兆赫 18 89 Macrocells (Verilog源代码)
90宏小区(VHDL源)
2.6

1.使用LCMXO2-1200HC-6TG144C、Lattice Diamond®3.1设计软件和LSE (Lattice Synthesis Engine)生成性能和利用特性。
2.使用LCMXO256E-3T100C和Lattice Diamond 3.1设计软件与LSE生成性能和利用特性。
3.使用LFE3-17EA-6FTN256C使用Lattice Diamond 3.1设计软件生成性能和利用特性。
4.使用LFXP2-5E-5M132C和Lattice Diamond 3.1设计软件生成性能和利用特性。
5.性能和利用特性是使用LC4256ZE-5TN100C和Lattice Diamond 3.1设计软件生成的。
6.使用LY5U-45F-6MG285C使用带LSE的LATTICE Diamond 3.1设计软件来生成性能和利用特性。
7.使用LCMXO3L-4300C-6BG256C和Lattice Diamond 3.1设计软件,结合LSE和Synplify Pro生成性能和利用特性。

*也可以在其他设备中工作。

请注意:上面显示的性能和设计尺寸仅估计。实际结果可能根据所选择的参数,时序约束和设备实现而变化。有关详细信息,请参阅设计的文档。除非另有说明,否则所有编码和设计工作都在PC平台上完成。

文档

技术资源
标题 数量 版本 日期 格式 大小
串行EEPROM的I2C控制器 - 文档
RD1006 2.6 3/5/2014 PDF 767.9 KB.
串行eeprom的I2C控制器-源代码
RD1006 2.7 2015年1月1日 压缩 613.5 KB.

*按下“更改通知我”按钮,即表示你同意收到你所选文件的更改通知。

像大多数网站一样,我们使用cookie和类似的技术来增强您的用户体验。我们也允许第三方在我们的网站上放置cookie。如您继续使用本网站,即表示您同意使用我们的网站所述的cookiesCookie政策