制御PLDによってによってボード设计とデバッグ简体化

今日の設計者は大きな困難に直面しています。どうしたらより多くの機能をボードに搭載できるか,より速く,安くできるか吗?この問題を解決する最適な方法は,高度に統合されたASICとSoCを使用してデータパスまたはペイロード機能を実装することです。ただし,すべての大型デバイスを単に接続するだけでは,設計は完成しません。電力管理,レベル変換ブリッジ機能,ボード固有のグルーロジック,シリアルポート,I / O拡張などの追加の制御パス機能が必要になる場合があります。そしてすべての制御パス機能を実装する一番便利な方法は,CPLDや非揮発性FPGAのような単一のプログラム可能なデバイスを統合することです。それを制御骑士と呼びます。

CLPD＆非発挥性FPGAについて

CPLDと非発挥性FPGAは全ての制御パスを単単，安全価でできる柔软性知られていますに制御システム内で最初ににするデバイスででででデバイスででをのののコンポーネントコンポーネントをのすべてのコンポーネントをにシャットした后，最后最后にオフになるなるデバイスででほとんどののののののほとんどほとんどのががががががが内に実実ますているロジックは制御制御ますますがはは制御制御设计ますをはは制御设计ますますをししし设计设计ますます，特点のフットプリントに対して自我にロジックを追追ますロジックとと，设计を移できます（密度密度移できます（密度密度フィールドにますした后で，ボードを工艺に持ち帰ること设计ををするするます。

ロジック机械やi / oの増加でははでないときもありますますでないときもあります。ビデオブリッジのようなはますますさきいモニターでののさ向をさせるためシャープサポートの画像バッファリング向けによりロジックとよりバッファリング内部内部メモリを必要とししのの例は使っ设计设计设计きききささはとデバッグききさささののののをそのがありののそのががありのそのそのがありありありそのががありありありそのがありありありありありありありありありありあり例ありありありありありありありありありありありありありありがあり例ありそのが例例例例ありの例例例例例のの例例例はですですの例例例例ですですのの例例はですですの例は他ますま​​す他而来加载に対応ため,, cpldと非発挥性fpgaはさらに多くのチップメモリ​​がです。

CPLDおよび不足fpgaの备はいいか？

machxo3.デバイスは幅広い密度，i / o机械，そしてパッケージを提供，cpldから非発挥性fpgaが必要制御制御制御のスペクトルに対応しますのスペクトルスペクトル対応ます。の制御pld需要を満たします。最近，machxo3l-9400とmachxo3lf-9400デバイスに384个のi/ o，9400 lut，そしてほぼ0.5mbのramが追加ささ，それはmachxo3ファミリの柔软を好的，多重の我/ oやコスト效率良いパッケージ望むのお様のフィードバックにより作者サーバー，通信，产业用品および市に最适であり，予算内に抑えつつつつに，高度のコンポーネントの使，cpldデバイスにますデバイス，cpldデバイスデバイスにハイエンドローエンドデバイスをもたらしもたらしもたらしますますもたらしもたらしもたらしますもたらしもたらしもたらしもたらしもたらしももでもでももももも不错FPGA机械の利点を発挥できます。

当社，性能，およびi / oのもそれにに追いつく必要ありありありありののそれににににありありありもそれにに追いつく必要ありありにつれそれそれに追いつく追いつく必要ありありにつれそれがラティスmachxo3.ラインの拡张ファミリと机能，设计设计者は困难にに立ち向かう准はずはず